

**BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC CÔNG NGHỆ KỸ THUẬT TP.HCM
KHOA ĐIỆN-ĐIỆN TỬ
BỘ MÔN KỸ THUẬT MÁY TÍNH**



HCM-UTE

ĐỒ ÁN TỐT NGHIỆP

**THIẾT KẾ VÀ TỐI ƯU HÓA BỘ TÍNH TOÁN 1D-CNN
INCEPTIONNET CHO PHÂN LOẠI TÍN HIỆU ĐIỆN
TÂM ĐỒ**

NGÀNH CÔNG NGHỆ KỸ THUẬT MÁY TÍNH

Nhóm sinh viên: NGUYỄN VIỆT ANH

MSSV: 22119164

HOÀNG DUY HƯỚNG

MSSV: 22119187

TP. HỒ CHÍ MINH - 06/2026

BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC CÔNG NGHỆ KỸ THUẬT TP.HCM
KHOA ĐIỆN-ĐIỆN TỬ
BỘ MÔN KỸ THUẬT MÁY TÍNH
----------



HCM-UTE

ĐỒ ÁN TỐT NGHIỆP

**THIẾT KẾ VÀ TỐI ƯU HÓA BỘ TÍNH TOÁN 1D-CNN
INCEPTIONNET CHO PHÂN LOẠI TÍN HIỆU ĐIỆN
TÂM ĐỒ**

NGÀNH CÔNG NGHỆ KỸ THUẬT MÁY TÍNH

Nhóm sinh viên: **NGUYỄN VIỆT ANH**

MSSV: 22119164

HOÀNG DUY HƯỚNG

MSSV: 22119187

Hướng dẫn: **PGS TS. ĐỖ DUY TÂN**

TP. HỒ CHÍ MINH - 06/2026

BẢN NHẬN XÉT KHÓA LUẬN TỐT NGHIỆP

(Dành cho giảng viên hướng dẫn)

Đề tài: Thiết kế và tối ưu hóa bộ tính toán 1D-CNN Inception Net
cho phân loại nhận diện tâm đồ

Sinh viên: + Nguyễn Việt Anh

MSSV: 22119164

+ Hoàng Duy Hoàng

MSSV: 22119187

Hướng dẫn: P.G.S.TS. Đỗ Duy Tân

Nhận xét bao gồm các nội dung sau đây:

1. Tính hợp lý trong cách đặt vấn đề và giải quyết vấn đề; ý nghĩa khoa học và thực tiễn:

Đặt vấn đề rõ ràng, mục tiêu cụ thể; đề tài có tính mới, cấp thiết; đề tài có khả năng ứng dụng, tính sáng tạo.

Đặt vấn đề rõ ràng, hợp lý

2. Phương pháp thực hiện/ phân tích/ thiết kế:

Phương pháp hợp lý và tin cậy dựa trên cơ sở lý thuyết; có phân tích và đánh giá phù hợp; có tính mới và tính sáng tạo.

Hợp lý

3. Kết quả thực hiện/ phân tích và đánh giá kết quả/ kiểm định thiết kế:

Phù hợp với mục tiêu đề tài; phân tích và đánh giá/ kiểm thử thiết kế hợp lý; có tính sáng tạo/ kiểm định chặt chẽ và đảm bảo độ tin cậy.

Phù hợp

4. Kết luận và đề xuất:

Kết luận phù hợp với cách đặt vấn đề, đề xuất mang tính cải tiến và thực tiễn; kết luận có đóng góp mới mẻ, đề xuất sáng tạo và thuyết phục.

Kết luận phù hợp

5. Hình thức trình bày và bố cục báo cáo:

Văn phong nhất quán, bố cục hợp lý, cấu trúc rõ ràng, đúng định dạng mẫu; có tính hấp dẫn, thể hiện năng lực tốt, văn bản trau chuốt.

Hình thức trình bày hợp lý

6. Kỹ năng chuyên nghiệp và tính sáng tạo:

Thể hiện các kỹ năng giao tiếp, kỹ năng làm việc nhóm, và các kỹ năng chuyên nghiệp khác trong việc thực hiện đề tài.

Phù hợp

7. Tài liệu trích dẫn

Tính trung thực trong việc trích dẫn tài liệu tham khảo; tính phù hợp của các tài liệu trích dẫn; trích dẫn theo đúng chỉ dẫn APA.

Đúng qui chuẩn

8. Đánh giá về sự trùng lặp của đề tài

Cần khẳng định đề tài có trùng lặp hay không? Nếu có, đề nghị ghi rõ mức độ, tên đề tài, nơi công bố, năm công bố của đề tài đã công bố.

Có các tài liệu so sánh các đề tài tương tự

9. Những nhược điểm và thiếu sót, những điểm cần được bổ sung và chỉnh sửa*

Phân tích rõ hơn kết quả đánh giá

Chỉnh sửa các lỗi đánh máy, lỗi chính tả

10. Nhận xét tinh thần, thái độ học tập, nghiên cứu của sinh viên

Tốt

Đề nghị của giảng viên hướng dẫn

Ghi rõ: "Báo cáo đạt/ không đạt yêu cầu của một khóa luận tốt nghiệp kỹ sư, và được phép/ không được phép bảo vệ khóa luận tốt nghiệp"

Báo cáo đạt yêu cầu KLTV. Được phép bảo vệ KLTV.

Tp. HCM, ngày 25 tháng 6 năm 2022

Người nhận xét
(Ký và ghi rõ họ tên)

Đỗ Duy Tân

LỜI CẢM ƠN

Để hoàn thành đồ án “Thiết kế và tối ưu hóa bộ tính toán 1D-CNN InceptionNet cho phân loại tín hiệu điện tâm đồ”, đầu tiên nhóm tác giả thực hiện đề tài xin gửi lời cảm ơn chân thành đến thầy thầy Đỗ Duy Tân đã trực tiếp hướng dẫn trong quá trình chọn cũng như thực hiện đề tài.

Nhóm tác giả cũng xin chân thành cảm ơn quý thầy cô khoa Điện – Điện tử đã truyền đạt rất nhiều kiến thức nền tảng và tạo điều kiện thuận lợi để người thực hiện đề tài có thể hoàn thành đề tài này.

Trong quá trình thực hiện đề tài, nhóm tác giả cũng đã nhận được sự giúp đỡ và động viên từ phía gia đình, thầy cô, bạn bè. Đây chính là sự động viên to lớn thúc đẩy người thực hiện đề tài cố gắng hoàn thành đề tài.

Mặc dù đã có nhiều cố gắng và nỗ lực thực hiện nhưng do kiến thức cũng như khả năng bản thân còn nhiều hạn chế nên trong quá trình thực hiện đề tài không thể tránh khỏi những sai phạm, thiếu sót. Rất mong nhận được lời chỉ dẫn, góp ý quý báu của quý thầy cô.

Xin chân thành cảm ơn!

TP.HCM, Ngày... tháng...năm

Nhóm sinh viên thực hiện

TÓM TẮT ĐỀ TÀI

Trong bối cảnh các bệnh lý về tim mạch đang trở thành nguyên nhân tử vong hàng đầu toàn cầu, kỹ thuật điện tâm đồ (ECG) giữ vai trò là tiêu chuẩn vàng trong chẩn đoán lâm sàng. Sự bùng nổ của các thiết bị y tế đeo thông minh và thiết bị giám sát di động tại biên (Edge devices) đặt ra nhu cầu cấp thiết về các hệ thống phân loại rối loạn nhịp tim tự động, thời gian thực, có khả năng vận hành ổn định trong điều kiện tài nguyên phần cứng cực kỳ hạn chế. Đề tài “Thiết kế và tối ưu hóa bộ tính toán 1D-CNN InceptionNet cho phân loại tín hiệu điện tâm đồ” được thực hiện nhằm giải quyết triệt để bài toán đồng tối ưu hóa giữa thuật toán học sâu và kiến trúc vi mạch số mức RTL.

Về khía cạnh thuật toán phần mềm, đề tài kế thừa và triển khai mô hình mạng neural tích chập một chiều cấu hình siêu nhẹ 1D-CNN InceptionNet dựa trên tập dữ liệu chuẩn quốc tế MIT-BIH Arrhythmia Database theo quy chuẩn phân loại 5 nhóm nhịp tim của AAMI. Bằng việc ứng dụng các nhánh tích chập song song đa quy mô với kích thước nhân lọc giảm dần ($J = 7, 5, 3$) phối hợp cùng các kết nối thẳng dư (Residual Connections), mô hình cho phép tự động trích xuất các đặc trưng sinh lý từ dải rộng của sóng ECG một cách chính xác mà không cần qua các bước tiền xử lý phổ đồ phức tạp. Giải pháp phần mềm này giúp cắt giảm kỷ lục số lượng tham số huấn luyện xuống còn vỏn vẹn 6.457 tham số (giảm đến 41% so với các mạng 1D-CNN kinh điển), tạo tiền đề tối ưu hóa không gian lưu trữ cho phần cứng.

Trọng tâm của đề tài nằm ở khâu thiết kế vi mạch số mức RTL sử dụng ngôn ngữ Verilog HDL với cấu trúc Mạng phần tử xử lý kép (Dual-PEA). Hệ thống cấu hình hai mảng tính toán độc lập (PEA 0 và PEA 1) chạy song song. Trong đó, PEA 0 được thiết kế đầy đủ tính năng để xử lý linh hoạt nhiều loại lớp (Tích chập, gộp Max-Pooling, cộng phần dư, kích hoạt ReLU); còn cụm PEA 1 được tinh giản tối đa, lược bỏ đơn vị LSU và các ô nhớ cục bộ để tập trung duy nhất vào tác vụ tính toán lớp tích chập. Kiến trúc này cho phép phần cứng tính toán song song luân phiên đồng thời cả hai kênh dữ liệu đầu ra (n và $n+1$), nâng tổng thông lượng lên 80 phép tính MAC trong một chu kỳ xung nhịp mà không làm tăng diện tích chip.

Song song đó, việc tích hợp cấu trúc bộ nhớ dùng chung qua kiến trúc Dual-port RAM kết hợp khối điều phối dữ liệu đệm (SBA) chạy cơ chế vòng tròn (Round-robin) giúp giải quyết triệt để hiện tượng nghẽn mạch dữ liệu (Memory Contention) và triệt tiêu hoàn toàn các cell nhớ dư thừa. Khối ALU đa năng cũng được tối ưu hóa bằng cách ánh xạ các phép toán MAC lên khối phần cứng chuyên dụng DSP Slices của FPGA thay vì triển khai bằng LUT.

Toàn bộ lõi tăng tốc phần cứng (IP Core) đã được kiểm chứng chức năng toàn diện thông qua hệ thống kịch bản thử nghiệm (Testbench) ở cả mức đơn vị (ALU, MAC, Max-Pooling) và mức tích hợp hệ thống. Kết quả mô phỏng trên phần mềm Xilinx Vivado chứng minh đầu ra mạch RTL hoàn toàn trùng khớp với mô hình toán học tham chiếu (Golden Model). Hệ thống đã được triển khai thực tế mức SoC và xác thực thực nghiệm trực tiếp trên bo mạch thương mại tiên tiến Xilinx Kria KV260 Vision AI Starter Kit ở tần số hoạt động 100 MHz.

Kết quả thực nghiệm trên phần cứng đạt độ chính xác chẩn đoán lâm sàng ấn tượng 93,98% trên tổng số 15.000 mẫu thử. Nhờ cấu trúc pipeline gởi đầu tối ưu, thời gian suy luận (Inference Time) trung bình cho mỗi mẫu ECG đạt tốc độ cực nhanh chỉ 0,737 ms/sample, tương ứng thông lượng xử lý đạt 1356,1 mẫu/giây. Đặc biệt, hệ thống đạt tổng công suất tiêu thụ điện cực thấp với phần IP tăng tốc trong PL chỉ tiêu tốn 0,562 W (tổng công suất on-chip toàn hệ thống bao gồm cả chip ARM là 2,979 W), hoàn toàn đáp ứng các điều kiện ngặt nghèo về mặt thời gian (Timing MET, không vi phạm Slack) và phân bổ tài nguyên hợp lý (~25,73% LUT, 59,03% BRAM, 6,41% DSP). Kết quả này chứng minh tính khả thi cao của đề tài trong việc ứng dụng phát triển thành phần cứng thương mại cho các thiết bị y tế thông minh giám sát tim mạch thời gian thực tại biên.

MỤC LỤC

CHƯƠNG 1: GIỚI THIỆU ĐỀ TÀI	1
1.1. GIỚI THIỆU	1
1.1.1. Các công trình nghiên cứu liên quan	2
1.1.2. Đóng góp và tính mới của đề tài.....	4
1.2. MỤC TIÊU NGHIÊN CỨU	5
1.3. ĐỐI TƯỢNG NGHIÊN CỨU	7
1.4. GIỚI HẠN ĐỀ TÀI.....	8
1.5. PHƯƠNG PHÁP NGHIÊN CỨU.....	9
1.6. BỐ CỤC CỦA ĐỀ TÀI	10
CHƯƠNG 2: CƠ SỞ LÝ THUYẾT	12
2.1. TỔNG QUAN VỀ ĐIỆN TÂM ĐỒ (ELECTROCARDIOGRAM - ECG) VÀ PHÂN LOẠI NHỊP TIM THEO CHUẨN AAMI	12
2.1.1. Khái niệm về điện tâm đồ (ECG)	12
2.1.2. Các thành phần chính của tín hiệu ECG	13
2.1.3. Nhiễu trong tín hiệu ECG	15
2.1.4. Phân loại rối loạn nhịp tim theo chuẩn AAMI và tập dữ liệu MIT-BIH ARRHYTHMIA.....	16
2.2. HỌC SÂU VÀ MẠNG NƠ-RON TÍCH CHẬP (CONVOLUTIONAL NEURAL NETWORK)	18
2.2.1. Tổng quan về trí tuệ nhân tạo và học sâu (Deep learning).....	18
2.2.2. Mạng nơ-ron tích chập (CNN)	20
2.3. MẠNG NƠ-RON TÍCH CHẬP MỘT CHIỀU (1D-CNN) VÀ ỨNG DỤNG TRONG PHÂN LOẠI TÍN HIỆU ECG.....	26
2.4. BỘ GIA TỐC TÍNH TOÁN AI (AI ACCELERATOR)	34

2.5.	NỀN TẢNG FPGA VÀ CÁC PHÉP TÍNH SONG SONG TRONG PHẦN CỨNG SỐ	36
2.5.1.	Tổng quan về FPGA	36
2.5.2.	Tính toán song song trong phần cứng	38
CHƯƠNG 3: THIẾT KẾ HỆ THỐNG		39
3.1.	YÊU CẦU VỀ HỆ THỐNG	39
3.1.1.	Yêu cầu đối với kiến trúc 1D-CNN InceptionNet	39
3.1.2.	Yêu cầu đối với kiến trúc phần cứng	39
3.1.3.	Yêu cầu về testbench	40
3.1.4.	Yêu cầu về pipeline	41
3.2.	THIẾT KẾ CHI TIẾT	42
3.2.1.	Thiết kế kiến trúc 1D-CNN InceptionNet	42
3.2.2.	Thiết kế kiến trúc phần cứng	48
CHƯƠNG 4: KẾT QUẢ VÀ ĐÁNH GIÁ.....		70
4.1.	GIỚI THIỆU NỘI DUNG ĐÁNH GIÁ.....	70
4.2.	MÔI TRƯỜNG MÔ PHỎNG VÀ PHƯƠNG PHÁP KIỂM TRA	70
4.2.1.	Môi trường mô phỏng.....	70
4.2.2.	Phương pháp kiểm tra.....	71
4.3.	KẾT QUẢ KIỂM TRA CHỨC NĂNG	72
4.3.1.	Kiểm tra chức năng của ALU	72
4.3.2.	Kiểm tra chắc chắn tổng thể hệ thống mạng	74
4.4.	ĐÁNH GIÁ HIỆU NĂNG VÀ TÀI NGUYÊN PHẦN CỨNG	76
4.5.	KẾT QUẢ CHẠY THỰC TIỄN.....	84
4.6.	TỔNG KẾT	86
CHƯƠNG 5: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN		90

5.1. KẾT LUẬN	90
5.2. HƯỚNG PHÁT TRIỂN	92
PHỤ LỤC	95
TÀI LIỆU THAM KHẢO	96

DANH MỤC HÌNH ẢNH

Hình 2.1: Minh họa nhịp tim.....	13
Hình 2.2: Các thành phần của tín hiệu ECG	14
Hình 2.3: Minh họa kiến trúc mạng học sâu	20
Hình 2.4: Kiến trúc CNN về phân loại hình ảnh.....	22
Hình 2.5: Minh họa lớp tích chập trong kiến trúc CNN	23
Hình 2.6: Biểu diễn toán học hàm ReLU	24
Hình 2.7: Tính toán Max Pooling	25
Hình 2.8: Tính toán Average Pooling	25
Hình 2. 9: Lớp kết nối đầy đủ	26
Hình 2.10: Tín hiệu ECG ở dạng chuỗi thời gian và dạng ảnh phổ Spectrogram	29
Hình 2.11: Kiến trúc 1D-CNN với ngõ vào là chuỗi tín hiệu	30
Hình 2.12: Kiến trúc mạng 1D-CNN InceptionNet	31
Hình 2.13: FPGA Kria KV260.....	37
Hình 3.1: Mô tả chi tiết kiến trúc của mô hình mạng 1D-CNN InceptionNet.....	44
Hình 3.2: Hình ảnh về khối Inception trong mạng	46
Hình 3.3: Minh họa kiến trúc tham khảo Mini-InceptionNet Accelerator	49
Hình 3.4: Minh họa kiến trúc cải tiến Dual PEA	50
Hình 3.5: Lưu đồ hoạt động của phần cứng.....	52
Hình 3.6: Minh họa sơ đồ khối của PEA	54
Hình 3.7: Minh họa bên trong khối ALU.....	55
Hình 3.8: Sơ đồ khối của SBA	59
Hình 3.9: Sơ đồ của khối Controller	61
Hình 3.10: Sơ đồ khối bộ nhớ WRAM và BRAM.....	65
Hình 3. 11: Hình ảnh về phân vùng lệnh lên một dòng CRAM	68
Hình 4.1: Kết quả hiển thị trên TCL Console Vivado.....	73
Hình 4.2: Hình ảnh minh chứng hai file output được sinh ra	75
Hình 4.3: Kết quả hiệu năng thực thi trực tiếp trên board KV260	76
Hình 4.4: Hình ảnh kết quả report Utilization	79
Hình 4.5: Kết quả timing summary (phần 1)	82

Hình 4.6: Kết quả timing summary (phần 2)	82
Hình 4.7: Kết quả đo công suất trên Viavdo	83
Hình 4.8: Lưu đồ quá trình triển khai và chạy thực tiễn hệ thống trên KV260 ...	85
Hình 4.9: Giao diện hiển thị kết quả phân loại ECG trên nền tảng web.....	86

DANH MỤC BẢNG BIỂU

Bảng 2. 1: Các giai đoạn phát triển của AI	19
Bảng 2. 2: Thông số kỹ thuật FPGA KV260	37
Bảng 2. 3: Thông số tài nguyên FPGA KV260	37
Bảng 3. 1: Trình bày thống kê số lượng các lớp chính trong mô hình	42
Bảng 3. 2 Các chân tín hiệu của khối PE	56
Bảng 3. 3: Các tín hiệu Input của khối Controller	62
Bảng 3. 4: Chi tiết các tín hiệu của khối bộ nhớ WRAM và BRAM	66
Bảng 3. 5: Giải mã phân vùng lệnh CRAM.....	68
Bảng 4. 1 Môi trường mô phỏng thiết kế.....	71
Bảng 4. 2: Trình bày chi tiết các testcase của khối ALU	73
Bảng 4. 3: So sánh tổng quát đầu ra giữa phần mềm và phần cứng	74
Bảng 4. 4: So sánh hiệu năng của kiến trúc đề tài	77
Bảng 4. 5: So sánh các thông số của đề tài với kiến trúc tham khảo	79
Bảng 4. 6: Phân tích timing từ report trên Vivado	82
Bảng 4. 7: Tổng hợp công suất của phần cứng IP ECG	83
Bảng 4. 8: So sánh kiến trúc phần cứng 1D-CNN InceptionNet dựa trên FPGA cho phân loại ECG	87

DANH MỤC TỪ VIẾT TẮT

Từ viết tắt	Nghĩa
1D-CNN	1-Dimensional Convolutional Neural Network
AAMI	Association for the Advancement of Medical Instrumentation
ALU	Arithmetic Logic Unit
AXI	Advanced eXtensible Interface
BRAM	Bias RAM / Block RAM
BUFG	Global Clock Buffer
CFG	Configuration
CGRA	Coarse-Grained Reconfigurable Architecture
CLK	Clock
CNN	Convolutional Neuron Network
CPU	Central Processing Unit
CRAM	Context RAM / Context Memory
CVDs	Cardiovascular Diseases
DSP	Digital Signal Processor
ECG	Electrocardiogram
EUV	Extreme Ultraviolet Lithography
eLUT	Equivalent LUT
FF	Flip-Flop
FPGA	Field-Programmable Gate Array
GAP	Global Average Pooling
HDL	Hardware Description Language
IP	Intellectual Property
LDM	Local Data Memory
LSU	Load/Store Unit
LUT	Look-Up Table
LUTRAM	Look-Up Table RAM
MAC	Multiply-Accumulate

MUX	Multiplexer
PE	Processing Element
PEA	Processing Element Array
PL	Programmable Logic
PS	Processing System
QRS	QRS Complex
ReLU	Rectified Linear Unit
RST	Reset
RTL	Register Transfer Level
SBA	Sharing Buffer Allocator
SGB	Shared Global Buffer
SoC	System on Chip
TB	Testbench
Tcl	Tool Command Language
TPU	Tensor Processing Unit
WHO	World Health Organization
WHS	Worst Hold Slack
WNS	Worst Negative Slack
WPWS	Worst Pulse Width Slack
WRAM	Weight RAM

CHƯƠNG 1: GIỚI THIỆU ĐỀ TÀI

1.1. GIỚI THIỆU

Bệnh tim mạch (Cardiovascular Diseases - CVDs) là nguyên nhân gây tử vong hàng đầu toàn cầu với khoảng 17,9 triệu ca tử vong mỗi năm, chiếm 32% tổng số ca tử vong theo Tổ chức y tế thế giới WHO [1]. Rối loạn nhịp tim (arrhythmia) là một trong những biểu hiện nghiêm trọng có thể dẫn đến đột quỵ, suy tim và tử vong đột ngột nếu không được phát hiện và điều trị kịp thời.

Điện tâm đồ (Electrocardiogram - ECG) là phương pháp chẩn đoán không xâm lấn, chi phí thấp và phổ biến nhất để ghi nhận hoạt động điện của tim. Tuy nhiên, việc phân tích ECG thủ công đòi hỏi nhiều thời gian và chuyên môn cao, đặc biệt khi cần giám sát liên tục. Với sự phát triển của thiết bị giám sát di động và thiết bị đeo, lượng dữ liệu ECG cần phân tích ngày càng tăng, tạo nhu cầu cấp thiết về hệ thống tự động hóa.

Trong bối cảnh trí tuệ nhân tạo ngày càng phát triển mạnh mẽ, nhu cầu về các mô hình AI nhỏ, độ chính xác cao, ít tham số với thời gian suy luận nhanh, khả năng tích hợp với phần cứng có tài nguyên hạn chế như thiết bị đeo (Wearable device) hay thiết bị biên (Edge device) ngày càng cấp thiết [2]. Kiến trúc mạng tích chập 1 chiều (1D-CNN) là một biến thể của mạng CNN truyền thống với đặc tính rút gọn số lượng tham số cực lớn, không cần tiền xử lý phức tạp và bộ nhớ thấp đã thu hút sự quan tâm lớn đến từ cộng đồng nghiên cứu và các nhà khoa học trong lĩnh vực xử lý dữ liệu y sinh. Việc thiết kế và tối ưu kiến trúc mạng 1D-CNN không chỉ mang lại lợi ích về một mô hình tối ưu cho các tín hiệu y sinh có dạng chuỗi thời gian (time series) mà còn mở rộng cánh cửa cho việc tích hợp nhiều hơn các mô hình AI xử lý dữ liệu trên các thiết bị có tài nguyên phần cứng hạn chế.

Bên cạnh đó, với sự bùng nổ của công nghệ bán dẫn theo định luật Moore [15], công nghệ gia công được cải tiến nhờ có máy quang khắc (EUV), nhu cầu về các bộ xử lý và tăng tốc tính toán AI hiệu năng cao, chi phí và độ phức tạp phần cứng ngày càng tăng. Nhiều tác vụ AI hiện nay đòi hỏi các khả năng xử lý chuyên biệt để mang lại kết quả mong muốn, do đó những bộ tăng tốc AI được tích hợp vào

thiết kế giải pháp hoặc là các tính năng tích hợp sẵn trong CPU nhằm giúp thiết bị xử lý các tác vụ AI và tăng khả năng xử lý tại biên đến đám mây (Cloud Computing) là nhu cầu cấp thiết. Việc thiết kế và triển khai các bộ tăng tốc AI đang trở thành xu hướng trong lĩnh vực chip bán dẫn trên toàn cầu. Tuy nhiên, không phải mô hình hay ứng dụng AI nào cũng cần những phần cứng hiệu năng cao (GPU, TPU, NPU ...), những thiết kế ASIC cũng là một giải pháp tối ưu cho các mô hình yêu cầu tài nguyên phần cứng thấp, thời gian suy luận và chi phí tính toán thấp. Do đó việc thiết kế và đánh giá bộ tăng tốc xử lý AI đặc biệt là các mô hình CNN trên nền tảng FPGA (nhờ vào khả năng xử lý song song của các mảng công khả trình) là một giải pháp hiệu quả trước khi đưa thiết kế xuống mức backend [3], [18].

Xuất phát từ những nhu cầu thực tiễn trên, đề tài “Thiết kế và tối ưu hóa bộ tính toán 1D-CNN InceptionNet cho phân loại tín hiệu điện tâm đồ” được thực hiện nhằm xây dựng một bộ gia tốc AI hoàn chỉnh, kết hợp hiệu năng của kiến trúc xử lý ghép song song với khả năng hỗ trợ tính toán tác vụ AI cụ thể cho phân loại tín hiệu điện tâm đồ được triển khai trên nền tảng FPGA và có thể ứng dụng phát triển thành phần cứng cho thiết bị biên. Đề tài không chỉ mang tính học thuật mà còn hướng tới việc ứng dụng thực tiễn trong các hệ thống tích hợp các tác vụ AI với tài nguyên phần cứng hạn chế

1.1.1. Các công trình nghiên cứu liên quan

Đối với bài toán tối ưu hóa thông lượng tổng thể, Gong và các cộng sự (2018) đã giới thiệu kiến trúc máy tăng tốc mạng neural MALOC với giải pháp ánh xạ toàn bộ các tầng tính toán lên cấu trúc chip FPGA Zynq-7000 [10]. Kiến trúc này mang lại ưu điểm mạnh mẽ về khả năng thiết lập một đường ống xử lý hoàn chỉnh (Fully Pipelined), cho phép luồng dữ liệu chảy liên tục từ tầng đầu đến tầng cuối với độ trễ cực thấp. Tuy nhiên, việc phân bổ tài nguyên độc lập cho từng lớp đã dẫn đến nhược điểm nghiêm trọng là tiêu tốn quá nhiều tài nguyên phần cứng vật lý bao gồm cả LUT, Flip-Flop và bộ nhớ Block RAM, khiến hệ thống hoàn toàn không thể tích hợp vào các vi mạch quy mô nhỏ của thiết bị đeo

Hướng tới việc xử lý các đặc trưng liên kết xa của tín hiệu sinh học chuỗi thời gian, Carreras và các cộng sự (2020) đã tập trung tối ưu hóa các bộ tăng tốc dựa trên kiến trúc mạng tích chập thời gian TCN [11]. Nghiên cứu đạt ưu điểm cao trong việc trích xuất chính xác các biến động chu kỳ dài của đồ thị tim nhờ vào cơ chế tích chập giãn cách. Dầu vậy, nhược điểm cố hữu của thiết kế này là việc duy trì các khối thanh ghi dịch phục vụ khâu trượt phần tử nhớ đã chiếm dụng một lượng lớn tài nguyên logic cơ bản trên chip FPGA, trực tiếp đẩy mức công suất tiêu thụ động của toàn vi mạch lên ngưỡng cao.

Trong nghiên cứu của Lu và các cộng sự (2021) về bộ tăng tốc phần cứng tích chập một chiều ứng dụng cho thiết bị đeo y tế, nhóm tác giả đã thiết kế một kiến trúc mạch logic trên nền tảng FPGA Artix-7 sử dụng mô hình mạng 1D-CNN tuân tự tiêu chuẩn để phân loại dữ liệu ECG thô [12]. Ưu điểm lớn nhất của công trình này là loại bỏ hoàn toàn các bước tiền xử lý biến đổi phổ tần phức tạp, giúp giảm thiểu đáng kể tài nguyên logic cần thiết ở giai đoạn đầu vào của hệ thống biên. Tuy nhiên, nhược điểm cốt lõi nằm ở việc cấu trúc topo mạng bị đóng cứng hoàn toàn ở mức RTL, dẫn đến sự thiếu linh hoạt khi cần thay đổi kích thước bộ lọc nhân chập đồng thời gây ra hiện tượng nghẽn mạch băng thông bộ nhớ nghiêm trọng tại các lớp sâu.

Tiếp tục cải tiến hướng đi trên, Lu và các cộng sự (2022) đã đề xuất một kiến trúc phần cứng tăng tốc 1-D CNN tối ưu hóa dựa trên kỹ thuật cắt tỉa trọng số không cấu trúc [13]. Công trình này sở hữu ưu điểm vượt trội khi khai thác thành công tính thưa (Sparsity) của ma trận để bỏ qua các chu kỳ tính toán với giá trị không, từ đó giúp tăng tốc độ suy luận của chip lên gấp ba lần tại mức thưa bảy mươi phần trăm. Mặc dù vậy, hệ thống lại vấp phải nhược điểm lớn là cấu trúc mạch điều khiển giải mã vị trí phần tử phi thập phân mức RTL trở nên cực kỳ phức tạp, tạo ra sự phình to về diện tích tổng thể của chip và tăng hao phí công suất tĩnh.

Trong nghiên cứu của Luan và các cộng sự (2024), nhóm tác giả đã đề xuất kiến trúc bộ tăng tốc chuyên dụng MINA ứng dụng cho thiết bị đeo thông minh nhằm giải quyết bài toán phân loại dữ liệu ECG thô dựa trên mô hình mạng 1D-CNN InceptionNet siêu nhẹ [14]. Ưu điểm đột phá của công trình này là giới thiệu

mảng phần tử xử lý cấu hình động (PEA) linh hoạt phối hợp với bộ điều phối đệm dùng chung (SBA) hoạt động theo cơ chế vòng tròn, giúp triệt tiêu hoàn toàn hiện tượng nghẽn mạch dữ liệu khi thực thi các lớp tích chập một nhân một và đẩy mạnh tính cục bộ dữ liệu thông qua cấu trúc bộ nhớ LDM nội vi để giảm thiểu truy xuất DDRAM. Tuy nhiên, hệ thống vẫn tồn tại nhược điểm về hiệu suất song song khi cấu trúc chỉ sử dụng một mảng PE đơn lẻ, dẫn đến tài nguyên phần cứng chưa được khai thác triệt để ở khâu xử lý đa kênh đồng thời và tổn diện tích vi mạch khi phải nhân bản độc lập các ô nhớ cục bộ cho từng PE.

1.1.2. Đóng góp và tính mới của đề tài

Dựa trên phân tích các công trình liên quan, đề tài có những đóng góp chính và tính mới như sau:

Đóng góp 1 – Kiến trúc mảng phần tử xử lý kép (Tính mới về kiến trúc):

Đề tài thiết kế và triển khai 1D-CNN InceptionNet accelerator với kiến trúc hai mảng xử lý song song (PEA 0 và PEA 1) với mỗi mảng có tác vụ xử lý độc lập giúp nhân đôi thông lượng tính toán so với các thiết kế bình thường. Trong khi các PE thuộc PEA 0 được thiết kế đầy đủ tính năng để xử lý linh hoạt nhiều loại lớp (Tích chập, gộp Max-Pooling, cộng phần dư Residual, kích hoạt ReLU) ; thì các PE thuộc PEA 1 được tinh giản tối đa, lược bỏ khối LSU và các ô nhớ cục bộ để chỉ tập trung duy nhất vào tác vụ tính toán lớp tích chập. Thiết kế này cho phép hệ thống tính toán song song luân phiên đồng thời cả 2 kênh đầu ra (n và $n+1$) , nâng tổng thông lượng lên 80 phép tính MAC trong một chu kỳ xung nhịp mà không làm tăng gấp đôi diện tích chip.

Đóng góp 2 – Cơ chế phân phối bộ nhớ dùng chung (Tính mới về tính năng):

Đề tài tích hợp khối Dual-port RAM (RAM hai cổng) ở mức RTL nhằm tối ưu hóa băng thông thông qua hai kênh truy cập hoàn toàn độc lập. Cấu trúc này cho phép hệ thống phân tách minh bạch hai tác vụ cốt lõi: cổng thứ nhất (Port A) kết nối trực tiếp với mạch giao tiếp AXI để tiếp nhận dữ liệu cấu hình các lớp mạng được nạp từ hệ thống xử lý (Processing System), trong khi cổng thứ hai (Port B) cấp quyền riêng cho khối Controller đọc và giải mã ngữ cảnh (context) liên tục

trong suốt chu trình thực thi tính toán. Thiết kế này giúp triệt tiêu hoàn toàn hiện tượng tranh chấp tài nguyên bộ nhớ (memory contention), đồng thời đảm bảo tính liên tục cho luồng xử lý của bộ tăng tốc.

Đóng góp 3 – Đồng tối ưu hóa HW/SW và thiết kế tích hợp hoàn chỉnh (Tính mới về tổng thể):

Đề tài mang tính đóng góp là đồng tối ưu hóa thiết kế kết hợp phần cứng kết hợp phần mềm (HW/SW Co-design) hoàn chỉnh: Ở phần mềm, cấu trúc đa nhánh song song của InceptionNet cùng với các kết nối phần dư (Residual) của ResNet giúp mô hình giảm số lượng tham số một cách đáng kể khoảng 6.457 tham số (giảm ~41% so với mô hình 1D-CNN nhỏ nhất hiện tại là 11.065 tham số). Việc giảm đáng kể tham số của mô hình 1D-CNN với InceptionNet và ResNet đã trực tiếp làm giảm dung lượng bộ nhớ lưu trữ trọng số và cấu hình cho topo mạng (Weight/Bias Memory) trên chip. Từ đó chứng minh được rằng hệ thống hoạt động có hiệu quả với phần cứng Dual-40PE đảm bảo độ chính xác ổn định trong phân loại tín hiệu.

Đóng góp 4 – Cơ chế pipeline cho luồng hoạt động và đánh giá chi tiết hệ thống:

Đề tài cung cấp một pipeline hoàn chỉnh cho bộ tăng tốc tính toán xử lý AI. Quy trình tổng hợp IP AI accelerator thông thường được tạo ra sau khi có kiến trúc mạng ở dạng C++/Python và được chính Vitis HLS tool tạo ra mã HDL tiêu tốn nhiều tài nguyên phần cứng (DSP, MAC) cho quá trình tổng hợp mạch, nhóm đề tài đề xuất một kiến trúc pipeline hoàn chỉnh từ chồng lấp tải dữ liệu, phân bổ dữ liệu, tính toán và cuối cùng là lưu trữ nhằm đảm bảo rằng tổng thời gian thực thi được quyết định bởi chu kỳ tính toán của khối ALU. Việc đánh giá đề tài lần lượt dựa trên: mô hình AI, tổng hợp và mô phỏng RTL trên phần mềm (testbench ALU, MAC, 1D-CNN Core), tần số hoạt động, công suất tiêu thụ, và tài nguyên FPGA. Kết quả đánh giá hệ thống là tài liệu tham khảo cho các nghiên cứu sau.

1.2. MỤC TIÊU NGHIÊN CỨU

Mục tiêu tổng quát của đề tài là nghiên cứu, thiết kế và hiện thực hóa một hệ thống SoC (System-on-Chip) tăng tốc tính toán 1D-CNN InceptionNet hoàn chỉnh

chuyên biệt với kiến trúc mảng phần tử xử lý kép (Dual PEA) cho tác vụ phân loại tín hiệu điện tâm đồ (ECG) thời gian thực tại biên. Hệ thống hướng tới việc đồng tối ưu hóa (HW/SW Co-design) nhằm đạt được sự cân bằng tối ưu giữa ba chỉ số: độ chính xác chẩn đoán lâm sàng cao, tài nguyên điện tích vi mạch tối thiểu và mức tiêu thụ công suất thấp phù hợp cho các thiết bị y tế đeo thông minh. Để đạt được mục tiêu tổng quát đó, đề tài triển khai các mục tiêu cụ thể sau:

- Tối ưu hóa cấu trúc mô hình mạng 1D-CNN InceptionNet siêu nhẹ (Lightweight 1D-CNN): Nghiên cứu thuật toán nhằm dịch chuyển từ các kiến trúc 2-D CNN công kênh, tốn tài nguyên xử lý phổ tín hiệu hoặc các mạng tuần tự RNN/LSTM phức tạp sang mô hình 1-D CNN có dạng chuỗi thời gian. Mục tiêu là ứng dụng cấu trúc đa nhánh song song dựa trên nguyên lý InceptionNet kết hợp identity mapping của mạng ResNet để trích xuất đặc trưng đa quy mô (multi-scale features) của các bước sóng ECG. Mô hình phải đạt được mục tiêu cắt giảm lượng tham số lưu trữ 41% so với các cấu trúc 1D-CNN kinh điển (6.457 tham số), nhưng vẫn đảm bảo bảo toàn độ chính xác chẩn đoán lâm sàng đạt trên 90% trên tập dữ liệu chuẩn MIT-BIH.
- Thiết kế mảng phần tử xử lý kép thông lượng cao (High-Throughput Processing Element Array): Về mặt phần cứng RTL, mục tiêu là phá vỡ giới hạn topo cố định của các bộ tăng tốc tích chập 1 chiều thế hệ cũ. Đề tài hướng tới việc thiết kế một mảng phần tử xử lý (PEA) linh hoạt tích hợp khối điều phối bộ đệm dùng chung (SBA - Sharing Buffer Allocator) và nâng cấp lên kiến trúc mảng kép chuyên biệt Dual-PEA (gồm mảng linh hoạt PEA 0 và mảng tinh gọn PEA 1). Cấu trúc này đạt mục tiêu phân phối luân phiên đồng thời hai kênh dữ liệu đầu ra (n và $n+1$), thực thi song song lên đến 80 phép tính Multiply-Accumulate (MAC) trong một chu kỳ xung nhịp để tăng tốc độ thực thi phần cứng.
- Tối ưu hóa luồng định tuyến và giải quyết nghẽn cổ chai (Bottle neck) băng thông đọc bộ nhớ: Hiện thực hóa khối điều phối dữ liệu (SBA) dựa trên cấu trúc logic phần cứng hiệu năng cao (sử dụng các bộ đa hợp

MUX 8:1 thay vì MUX 7:1) để thích ứng động với sự thay đổi kích thước nhân lọc ($J = 1, 3, 5, 7$) và bước nhảy của mạng AI. Mục tiêu kỹ thuật là giải quyết triệt để hiện tượng nghẽn bus dữ liệu nội bộ ở các lớp tích chập kích thước 1×1 , cho phép các PE chia sẻ chung một pixel đầu vào một cách đồng thời, tối đa hóa khả năng tái sử dụng dữ liệu đệm (data reuse) và loại bỏ hoàn toàn sự phụ thuộc truy xuất vào bộ nhớ ngoài DDRAM.

- Khai thác tính cục bộ dữ liệu và tối ưu hóa không gian nhớ on-chip qua Dual-port RAM: Thiết kế và bố trí hệ thống bộ nhớ đệm nội vi (on-chip memory) phân cấp nhằm tăng cường tính cục bộ dữ liệu (Data Locality). Mục tiêu là tối ưu lưu trữ kết quả tính toán trung gian và kết nối phần dư, ghép cặp các PE sử dụng chung một khối bộ nhớ Pixel qua kiến trúc Dual-port RAM. Giải pháp này hướng tới việc loại bỏ hoàn toàn hiện tượng nhân bản cell nhớ đệm, tối giản số lượng Block RAM (BRAM) tiêu tốn trên FPGA.
- Hiện thực hóa SoC, xác thực trên phần cứng: Mục tiêu cuối cùng là hoàn thiện quy trình thiết kế vi mạch mức RTL bằng ngôn ngữ Verilog, tổng hợp hệ thống trên chip (SoC) bằng phần mềm Vivado, kiểm chứng chức năng thông qua testbench nhằm xác nhận tính đúng đắn của các module quan trọng. Đề tài thực hiện xác thực thực nghiệm trực tiếp trên nền tảng phần cứng thương mại tiên tiến Xilinx Kria KV260 để chứng minh năng lực suy luận thời gian thực (Inference Time đạt μs). Hệ thống hướng tới mục tiêu tối ưu công suất (ép mức tiêu thụ xuống 0,302W) và tài nguyên phần cứng trên FPGA

1.3. ĐỐI TƯỢNG NGHIÊN CỨU

Nghiên cứu này hướng đến các đối tượng các nhà nghiên cứu, sinh viên và kỹ sư đang quan tâm đến lĩnh vực thiết kế AI accelerator vốn đang được hiện thực hóa nhiều hơn trong bối cảnh AI ngày càng phát triển mạnh mẽ và là xu thế tất yếu của xã hội. Đặc biệt là trong các ứng dụng yêu cầu bộ xử lý chuyên biệt cho AI, có độ chính xác cao và tài nguyên phần cứng bị giới hạn (bộ nhớ, công suất, diện

tích trên chip ...). Qua đó đề tài góp phần mở rộng kiến thức và ứng dụng thực tiễn về thiết kế AI accelerator, SoC tích hợp trong việc phát triển chip AI và các ứng dụng thiết kế vi mạch hiệu năng cao.

1.4. GIỚI HẠN ĐỀ TÀI

Đề tài tập trung vào việc đánh giá và mô phỏng chức năng bộ tăng tốc xử lý tính toán AI trên phần mềm Xilinx Vivado và kiểm thử trên FPGA SoC, không bao gồm đánh giá dữ liệu thời gian thực (real time) từ các cảm biến hay các quy trình thiết kế backend chip ASIC. Việc đánh giá dữ liệu real time và thiết kế ở mức vật lý hoặc thiết kế layout cho GDSII có thể được thực hiện trong các nghiên cứu mở rộng với EDA tool open source sau này (Open Lane).

Về kiến trúc AI, đề tài chỉ hỗ trợ phân loại tín hiệu ECG có giới hạn phạm vi thử nghiệm ở bài toán phân loại nhịp tim đơn lẻ, không mở rộng sang bài toán phân loại nhịp điệu vốn đòi hỏi xử lý các đoạn tín hiệu dài hơn và phức tạp hơn về mặt phân cứng. Tập dữ liệu được lựa chọn (MIT-BIH) để thử nghiệm cần đáp ứng các yêu cầu tối thiểu về định dạng tín hiệu và cách chú thích nhãn để có thể tương thích với quy trình tiền xử lý đã được thiết lập, điều này có thể loại trừ một số tập dữ liệu công khai có cấu trúc chú thích khác biệt, dữ liệu có sự mất cân bằng nghiêm trọng giữa các lớp, với lớp Normal chiếm đa số trong khi các lớp bệnh lý hiếm gặp có rất ít mẫu. Điều này có thể ảnh hưởng đến khả năng học và độ chính xác của mô hình đối với những trường hợp hiếm gặp nhưng lại quan trọng về mặt lâm sàng, và kiến trúc phần mềm không hỗ trợ phân loại các dạng tín hiệu các đặc tính khác với tín hiệu ECG.

Về trình tự hoạt động của các mảng phần tử xử lý, đề tài tích hợp một khối Dual-port RAM ở mức RTL để điều phối dữ liệu và lưu trữ tạm thời các trọng số cấu hình mạng và dataset và thiết lập latency cho luồng dữ liệu của từng PEA và tính toán song song được quy định bởi các thanh ghi trong Dual-port RAM, do đó latency (độ trễ) truy cập bộ nhớ được giả định là cố định. Kiến trúc 1D-CNN được sử dụng trong đề tài tương đối đơn giản, chưa khai thác hết tiềm năng của các kiến trúc deep learning hiện đại như ResNet, Attention mechanism hay Transformer. Mô hình thực hiện phân loại trên từng nhịp tim riêng lẻ, chưa xem xét đến thông

tin ngữ cảnh từ chuỗi các nhịp tim liên tiếp. Trong thực tế, một số rối loạn nhịp tim cần được đánh giá dựa trên nhiều nhịp thay vì chỉ một nhịp đơn lẻ.

Về khả năng xử lý nhiễu động, kiến trúc RTL của accelerator hoàn toàn không tích hợp bất kỳ một khối phần cứng chuyên dụng nào (như các bộ lọc FIR/IIR số) để làm sạch dữ liệu thô (raw data) trước khi đưa vào PEA. Đề tài đang giả định rằng dữ liệu đầu vào đã được làm sạch sẵn bằng phần mềm hoặc bộ lọc ngoài. Trong một kịch bản chẩn đoán real-time thực tế với dữ liệu từ cảm biến, việc thiếu khối tiền xử lý nhiễu bằng phần cứng sẽ bắt buộc CPU hoặc mô hình 1D-CNN InceptionNet phải tự thực hiện phân toán học lọc nhiễu này, điều này có thể làm giảm độ chính xác thực tế của mô hình khi gặp nhiễu nặng.

1.5. PHƯƠNG PHÁP NGHIÊN CỨU

Để thực hiện đề tài này, trước tiên nhóm sử dụng phương pháp nghiên cứu lý thuyết và định lượng bằng cách nghiên cứu và tổng hợp các tài liệu, bài báo khoa học liên quan đến ECG (điện tâm đồ), các mô hình học sâu và mạng tích chập để làm rõ các khái niệm đưa ra lựa chọn mô hình phù hợp cho đề tài. Sau đó nhóm nghiên cứu các tài liệu liên quan đến thiết kế accelerator cho AI. Việc này bao gồm đọc, phân tích các tài liệu tham khảo để hiểu sâu về các kiến trúc accelerator, thiết kế accelerator theo nhiều cách, cơ chế ghép mảng xử lý ké, điều phối dữ liệu thông qua bộ đệm và Dual-port RAM.

Tiếp theo, nhóm sẽ thiết kế chi tiết kiến trúc hệ thống bao gồm các thành phần phần mềm và phần cứng. Đối với phần mềm, nhóm sẽ thiết kế chi tiết cấu trúc mạng phân cấp dựa trên nền tảng ngôn ngữ python với cấu trúc InceptionNet tùy biến phù hợp với dữ liệu được lấy mẫu quanh đỉnh R-peak của tín hiệu ECG. Mạng 1D-CNN InceptionNet bao gồm các thành phần chính: 3 lớp tích chập một chiều với kích thước nhân lọc (J) giảm dần (7, 5, 3) với stride cố định giúp nén dữ liệu về kích thước nhỏ hơn, 3 cụm Inception Block ngay sau các lớp tích chập một chiều với mỗi cụm gồm 2 khối Inception Block (khối tích chập nhiều nhánh song song với kích thước đa nhân lọc) xếp chồng nối tiếp cho phép mô hình trích chọn đặc trưng nhiều quy mô (Multi-scale Feature Extraction).

Đối với kiến trúc phần cứng, nhóm nghiên cứu theo thiết kế dựa trên pipeline của hệ thống với các quy trình chồng lấp tải dữ liệu, phân bổ dữ liệu, tính toán và lưu trữ. Nắm rõ luồng xử lý trên FPGA SoC từ PS (Processing system) cho đến PL (Programmable Logic) chính là phần chip có chứa các mảng cổng logic cho thực thi thiết kế số. Thiết kế được mô tả bằng ngôn ngữ Verilog HDL với các module chính bao gồm ALU, 1D-CNN core, SGB, PEA Controller, Dual-port RAM và Dual PEA (PEA 0 và PEA 1) ghép tầng. Phần cứng RTL thực thi trên FPGA (PL) được điều khiển bởi PS thông qua AXI Mapper với giao thức AXI4.

Quá trình phát triển đề tài sẽ xây bao gồm việc xây dựng các testbench chi tiết cho các module chính của RTL, mô phỏng đánh giá hiệu năng phần cứng và triển khai trên FPGA.

1.6. BỐ CỤC CỦA ĐỀ TÀI

Đề tài được chia thành các chương như sau:

Chương 1: Giới thiệu đề tài

Chương này là phần giới thiệu tổng quan, trình bày bối cảnh nghiên cứu và lý do chọn đề tài, xuất phát từ nhu cầu thực tiễn về các bộ tăng tốc xử lý tính toán cho AI. Chương này cũng trình bày các công trình liên quan, đóng góp và tính mới của đề tài, cùng với mục tiêu, đối tượng, giới hạn và phương pháp nghiên cứu. Chương này đặt nền móng cho toàn bộ nội dung phía sau bằng cách xác lập rõ ràng vấn đề cần giải quyết và hướng tiếp cận được lựa chọn, giúp định hướng cụ thể trước khi đi vào các chi tiết kỹ thuật ở các chương tiếp theo.

Chương 2: Cơ sở lý thuyết

Chương này trình bày cơ sở lý thuyết, kiến thức nền tảng cần thiết của AI, học sâu và các bộ tăng tốc phần cứng hiệu năng cao, tiết kiệm tài nguyên cho các tác vụ AI. Nội dung bao gồm kiến thức nền tảng về tín hiệu ECG và bài toán phân loại nhịp tim, mạng nơ-ron tích chập CNN và kiến trúc 1D-CNN InceptionNet, cùng các khái niệm liên quan đến thiết kế bộ tăng tốc xử lý tính toán AI (ghép mảng xử lý, tính toán kiến trúc xử lý song song, pipeline, tối ưu hóa bộ nhớ) trên nền tảng FPGA.

Chương 3: Thiết kế hệ thống

Chương này trình bày chi tiết kiến trúc đề xuất. Nội bao gồm: cấu trúc mô hình 1D-CNN InceptionNet đã được tối ưu với số lượng tham số siêu nhỏ và đưa về định dạng C để chạy trong firmware FPGA, thiết kế accelerator với mảng phần tử xử lý kép gồm 2 PEA và bộ phân bổ chia sẻ SBA, Dual-port RAM ở mức RTL, kiến trúc PE với PEA 0 cho đây và quy trình làm việc pipeline, giao tiếp và được điều khiển bởi khối xử lý trung tâm (PS) trên chip thông qua giao thức AXI4, thiết kế giao diện người dùng để hiện thực hóa chẩn đoán và hiển thị dạng sóng trên nền tảng FPGA.

Chương 4: Kết quả và đánh giá

Chương này trình bày kết quả đánh giá phần mềm và phần cứng thiết kế. Nội dung bao gồm: Đánh giá mô hình 1D-CNN InceptionNet tự huấn luyện thông qua các chỉ số (Accuracy, Confusion Matrix, inference time), kết quả kiểm tra chức năng phần cứng số thông qua testbench: ALU, khối tính toán MAC, 1D-CNN core. Đánh giá thực tế phần cứng hoạt động trên nền tảng KV260 dựa vào các chỉ số tài nguyên phần cứng: LUT, BRAM, DSP, FF với resource utilization và timing analysis.

Chương 5: Kết luận và hướng phát triển

Chương này rút ra những kết luận quan trọng và đề xuất các hướng nghiên cứu tiếp theo có thể được phát triển dựa trên nền tảng của công trình này. Nội dung bao gồm: Tổng kết các kết quả đạt được, đánh giá mức độ hoàn thành mục tiêu, thảo luận về các hạn chế của thiết kế hiện tại, đề xuất hướng phát triển mở rộng (quantization, cơ chế dịch bit toán học, xử lý tín hiệu y sinh khác) cho phần mềm và (tích hợp khối quản lý năng lượng) cho phần cứng và tiền đề đưa thiết kế xuống mức backend cho gia công chip thực tế.

CHƯƠNG 2: CƠ SỞ LÝ THUYẾT


2.1. TỔNG QUAN VỀ ĐIỆN TÂM ĐỒ (ELECTROCARDIOGRAM - ECG) VÀ PHÂN LOẠI NHỊP TIM THEO CHUẨN AAMI

Bệnh tim mạch (Cardiovascular Diseases) là bệnh mãn tính không lây nhiễm phổ biến nhất trong thế kỷ 20, hiện vẫn đang là một trong những căn bệnh phổ biến nhất ở thế kỷ 21 và là một trong số những nguyên nhân gây tử vong phổ biến nhất ở nam giới tại các quốc gia của thành viên hiệp hội tim mạch châu Âu (ESC) [4]. Từ đó, kỹ thuật điện tâm đồ (ECG-Electrocardiogram) ra đời để theo dõi nhịp tim và hoạt động của tim.

2.1.1. Khái niệm về điện tâm đồ (ECG)

Điện tâm đồ (ECG - Electrocardiogram) là kỹ thuật y tế không xâm lấn được sử dụng phổ biến nhất trong việc ghi lại hoạt động điện của tim theo thời gian thực. Phương pháp này được phát minh vào cuối thế kỷ XIX bởi nhà khoa học người Hà Lan Willem Einthoven, người sau đó nhận giải Nobel Y học vào năm 1924 nhờ đóng góp kiến thức vào lĩnh vực này [5]. Nguyên lý hoạt động của điện tâm đồ dựa trên việc đo sự thay đổi điện thế trên bề mặt da theo từng nhịp tim. Khi cơ tim co bóp, các dòng điện sinh học lan truyền qua cơ tim và tạo ra các tín hiệu có thể được ghi lại bằng các điện cực gắn trên da. Kết quả ghi lại là một đồ thị dạng sóng bao gồm các đỉnh và đáy đặc trưng, phản ánh từng giai đoạn trong chu kỳ hoạt động của tim [6]. Phương pháp này giúp các bác sĩ đánh giá hoạt động điện của tim, phát hiện bất thường về nhịp tim hoặc các bệnh lý liên quan đến tim mạch. ECG được coi là công cụ tiêu chuẩn vàng (gold standard) trong việc chuẩn đoán và phát hiện các bệnh lý về tim mạch, bao gồm các bệnh như rối loạn nhịp tim (arrhythmia), nhồi máu cơ tim và các bệnh về cơ tim.


Về mặt sinh lý học, tim hoạt động như một máy bơm kép, được điều khiển bởi hệ thống dẫn truyền điện nội tại. Mỗi nhịp tim được kích hoạt bởi một xung điện phát ra từ nút xoang nhĩ (SA node), lan truyền qua tâm nhĩ làm cho chúng co lại, sau đó đi qua nút nhĩ thất (AV node), bó His và mạng lưới Purkinje để kích thích tâm thất co bóp. Quá trình này tạo ra các dòng điện ion (Na^+ , K^+ , Ca^{2+} ,...) di chuyển qua màng tế bào cơ tim, tạo nên sự thay đổi về điện thế. ECG ghi lại sự chênh lệch điện thế này thông qua các điện cực đặt trên bề mặt da [7]. Tín hiệu thu được là một chuỗi thời gian (time-series signal) biểu diễn biên độ điện thế (mV) theo thời gian (ms). Tín hiệu nhịp xoang bình thường và nhịp rung nhĩ được biểu diễn như trong Hình 2.1.



Hình 2.1: Minh họa nhịp tim

2.1.2. Các thành phần chính của tín hiệu ECG

Một chu kỳ tim (heartbeat) bình thường trên điện tâm đồ bao gồm các thành phần sóng cơ bản: sóng P, phức bộ QRS và sóng T. Mỗi thành phần này đại diện cho một pha cụ thể trong quy trình co bóp của tim mạch được mô tả trong Hình 2.2.



Hình 2.2: Các thành phần của tín hiệu ECG

Các đặc trưng của tín hiệu ECG trong Hình 2.2 bao gồm các thành phần:

Thành phần thứ nhất là sóng P, được tạo ra khi xung điện kích thích các nhĩ của tim, là sóng đầu tiên trong chu kỳ, thường có biên độ nhỏ và hình vòm. Đại diện cho quá trình khử cực tâm nhĩ (Atrial Depolarization). Khi nút xoang phát xung, xung điện lan ra hai tâm nhĩ làm chúng co lại để đẩy máu xuống tâm thất. Khoảng thời gian của sóng này khoảng 0.08 – 0.10 giây.

Thành phần thứ hai là phức bộ QRS, đây là thành phần nổi bật nhất với biên độ cao và nhọn, bao gồm sóng Q (giá trị âm), và sóng R (dương cao) và sóng S (giá trị âm). Sóng này đại diện cho quá trình khử cực tâm thất (Ventricular Depolarization). Do khối lượng cơ tâm thất lớn hơn nhiều so với tâm nhĩ, tín hiệu điện tạo ra mạnh hơn rất nhiều, hình thành nên phức bộ QRS sắc nét. Ngay sau khi khử cực, tâm thất sẽ co bóp mạnh để bơm máu đi nuôi cơ thể và vào phổi. Thời gian chuẩn của sóng này khoảng 0.06 – 0.10 giây.

Thành phần cuối cùng là sóng T, có thể là sóng dương hoặc âm tùy chuyển đạo, rộng hơn sóng P. Đại diện cho quá trình tái cực tâm thất (Ventricular Repolarization). Đây là giai đoạn cơ tim hồi phục về trạng thái điện thế nghỉ để chuẩn bị cho nhịp co bóp tiếp theo.

Ngoài các thành phần chính thì còn có các khoảng (Intervals) và các đoạn (Segments): khoảng PR là thời gian dẫn truyền từ tâm nhĩ xuống tâm thất, đoạn

ST là Giai đoạn giữa khử cực và tái cực tâm thất. Sự chênh lên hoặc chênh xuống của đoạn ST là dấu hiệu quan trọng trong chẩn đoán nhồi máu cơ tim (Myocardial Infarction), khoảng QT là tổng thời gian hoạt động điện của tâm thất (từ khi bắt đầu khử cực đến khi kết thúc tái cực).

2.1.3. Nhiễu trong tín hiệu ECG

Trong môi trường thực tế, tín hiệu ECG thu được hiếm khi “sạch”. Nhiễu xuất hiện do thiết bị, môi trường điện từ, chuyển động cơ thể và tiếp xúc điện cực, khiến dạng sóng bị biến dạng và làm giảm độ tin cậy của các đặc trưng hình thái (đặc biệt là vùng P và biên QRS). Điều này dẫn đến nguy cơ mô hình học sâu học nhầm nhiễu thay vì học đặc trưng nhịp. Vì vậy, tiền xử lý là bước gần như bắt buộc trong pipeline phân loại ECG, nhằm loại bỏ nhiễu và chuẩn hóa dữ liệu trước khi đưa vào CNN. Các loại nhiễu chính bao gồm:

- Thứ nhất, nhiễu đường dây điện (Power-line interference), đây là nhiễu do cảm ứng từ lưới điện, thường tập trung ở 50 Hz (hoặc 60 Hz tùy quốc gia). Nhiễu này có thể chồng lên tín hiệu ECG như một thành phần dao động gần tuần hoàn, làm biến thiên đường tín hiệu và ảnh hưởng đến các phép đo biên độ, đặc biệt khi QRS có biên độ không quá lớn. Thứ hai, nhiễu trôi đường nền (Baseline wander), Baseline wander là hiện tượng đường đẳng điện bị thay đổi lên xuống chậm, thường do hô hấp, chuyển động cơ thể, hoặc tiếp xúc điện cực kém. Thứ ba, nhiễu cơ (Muscle artifact / EMG noise), nhiễu cơ phát sinh do co cơ (run tay, cử động, căng cơ), tạo ra các thành phần nhiễu tần số cao và ngẫu nhiên, có thể làm biên QRS bị “răng cưa” hoặc che lấp sóng P nhỏ.
- Mặc dù CNN có khả năng tự trích xuất đặc trưng, chất lượng đầu vào vẫn quyết định mức độ mô hình học được tín hiệu gốc thay vì tín hiệu nhiễu. Do đó, trong hầu hết các hệ thống phân loại ECG, giai đoạn preprocessing thường rất quan trọng, một số phương pháp để tiền xử lý có thể kể như: lọc thông cao/thông thấp để giảm baseline wander và nhiễu cao tần, notch filter cho nhiễu lưới điện, chuẩn hóa biên độ (ví dụ: Z-score) để đưa dữ liệu về cùng thang đo, giúp tối ưu quá trình học và

hội tụ ổn định hơn.

- Các bước này giúp mô hình 1D-CNN tập trung vào hình thái nhịp (P-QRS-T) và sự khác biệt giữa các lớp N/S/V/F/Q, thay vì trích nhằm đặc trưng bởi biến thiên không mong muốn trong tín hiệu.

2.1.4. Phân loại rối loạn nhịp tim theo chuẩn AAMI và tập dữ liệu MIT-BIH ARRHYTHMIA

Hiệp hội vì sự tiến bộ của thiết bị y tế (Association for the Advancement of Medical Instrumentation-AAMI) đã thiết lập một khung quy chuẩn để phân loại các tín hiệu nhịp đơn lẻ vào 5 nhóm chính. Mục đích của tiêu chuẩn này là tạo ra một thước đo chung giúp đánh giá hiệu năng của các hệ thống AI trên các bộ dữ liệu ECG khác nhau. Việc phân loại này không chỉ dựa trên hình thái sóng đơn lẻ mà còn dựa vào mối tương quan thời gian giữa nhịp hiện tại và các nhịp lân cận:

- Nhóm N (Normal beat): Đại diện cho các nhịp có nguồn gốc từ nút xoang, phản ánh trạng thái hoạt động ổn định của hệ thống dẫn truyền tim mạch. Phức hợp QRS trong nhóm này có độ rộng hẹp, dao động trong khoảng 0.06s đến 0.10s. Hình thái sóng ổn định với sự hiện diện rõ ràng của sóng P đi trước phức hợp QRS một khoảng PR cố định (0.12 - 0.20s). Khoảng cách giữa các đỉnh R (RR interval) không có sự thay đổi đột ngột vượt quá 10% so với nhịp trung bình.
- Nhóm S (Supraventricular ectopic beat): bao gồm các nhịp bất thường khởi phát từ tâm nhĩ hoặc vùng nút nhĩ thất. Vì xung điện vẫn di chuyển qua hệ thống bó His và mạng lưới sợi Purkinje để khử cực tâm thất, nên hình thái phức hợp QRS của nhịp S thường có độ tương đồng rất cao với nhịp bình thường N. Tham số quyết định để phân loại nhóm S là khoảng RR hiện tại ngắn hơn đáng kể so với khoảng RR trung bình, biểu thị cho một nhịp đến sớm. Ngoài ra, sự biến mất hoặc đảo ngược của sóng P trên đạo trình II là một đặc trưng hình thái quan trọng mà mô hình 1D-CNN cần trích xuất được.
- Nhóm V (Ventricular ectopic beat): Đây là nhóm nhịp loạn nhịp nghiêm trọng, xuất phát từ các ổ phát nhịp bất thường nằm trong cơ tâm thất. Do

xung điện lan truyền qua cơ tim thay vì hệ thống dẫn truyền chuyên dụng, phức hợp QRS bị giãn rộng rõ rệt $> 0.12s$) và mất đi cấu trúc sóng P đi kèm. Biên độ của phức hợp QRS trong nhóm V thường cao hơn và có hình dạng thô kệch, kỳ dị so với nhịp nền. Về mặt xử lý tín hiệu, năng lượng của nhịp V tập trung ở các dải tần số thấp hơn so với nhịp N. Sóng T thường có xu hướng biến đổi trái chiều với phức hợp QRS, tạo ra một vùng đặc trưng lớn trong không gian vector mà mô hình AI có thể dễ dàng nhận diện nếu được xử lý qua các bộ lọc tích chập phù hợp.

- Nhóm F (Fusion beat): Nhịp hợp nhất đại diện cho sự giao thoa phức tạp giữa hoạt động điện học bình thường và bất thường. Nhịp này xảy ra khi một xung điện đi xuống từ nút xoang và một xung điện đi lên từ ổ phát nhịp thất gặp nhau trong khối cơ tâm thất. Kết quả là cả hai xung cùng tham gia vào quá trình khử cực, tạo ra một phức hợp QRS đơn lẻ mang đặc tính lai. Đặc trưng hình thái: nhịp F có độ rộng QRS nằm ở ngưỡng trung gian giữa nhịp N và nhịp V. Đây là thách thức lớn nhất đối với các thuật toán phân loại vì ranh giới đặc trưng của nó bị chồng lấn. Để nhận diện nhân F, mô hình cần phải có khả năng phân tích đa tỉ lệ, trích xuất đồng thời các chi tiết tinh vi của nhịp bình thường và các biến đổi thô của nhịp thất.
- Nhân Q (Unknown beat): Nhóm Q đóng vai trò là nhân chứa các trường hợp không điển hình hoặc không thể xác định chắc chắn. Bao gồm các nhịp máy tạo nhịp với đặc trưng là các gai nhọn nhân tạo, nhịp thoát thất, hoặc các đoạn tín hiệu bị nhiễu do rung cơ (Electromyogram interference). Hình thái của nhóm Q không ổn định và không tuân theo các quy luật về khoảng RR thông thường. Việc phân loại nhân Q giúp hệ thống loại bỏ các nhiễu khỏi các nhóm bệnh lý chính, từ đó nâng cao độ tin cậy cho các chẩn đoán về nhịp N, S, V và F.

Để thực hiện việc huấn luyện và đánh giá độ chính xác của mô hình phân loại, đề tài sử dụng bộ dữ liệu MIT-BIH Arrhythmia Database, một cơ sở dữ liệu chuẩn quốc tế về tín hiệu điện tim được phát triển bởi Phòng thí nghiệm Beth Israel

Hospital (nay là Beth Israel Deaconess Medical Center) và Viện Công nghệ Massachusetts (MIT) vào năm 1980 [16]. Đây là một trong những bộ dữ liệu được trích dẫn và sử dụng nhiều nhất trong lĩnh vực nghiên cứu phân tích và phân loại tín hiệu ECG trên toàn thế giới [9]. Tập dữ liệu bao gồm 48 bản ghi điện tâm đồ, mỗi bản ghi kéo dài 30 phút. Tín hiệu được thu thập từ các thiết bị đo điện tim ngoại trú với hai kênh dữ liệu song song. Về mặt kỹ thuật, các tín hiệu này đã được số hóa với tần số lấy mẫu là 360 Hz. Độ phân giải của mỗi mẫu dữ liệu đạt mức 11-bit trong dải điện thế từ -5 mV đến +5 mV.

Mặc dù MIT-BIH cung cấp danh mục nhãn rất chi tiết với hơn 15 ký hiệu khác nhau cho các loại loạn nhịp, nhưng để phục vụ cho việc chẩn đoán lâm sàng hiệu quả và giảm độ phức tạp cho hệ thống nhúng, các nhãn này được gom lại thành 5 nhóm theo tiêu chuẩn AAMI. Cụ thể, các nhịp bình thường và nhịp block nhánh được đưa về nhóm N. Các nhịp kích thích sớm từ nhĩ hoặc nút nhĩ thất được quy về nhóm S. Nhóm V tập trung các nhịp có nguồn gốc từ thất như ngoại tâm thu thất. Đặc biệt, các nhịp lai giữa thất và nhịp bình thường được giữ riêng thành nhãn F. Cuối cùng, các tín hiệu không thể xác định hoặc nhịp từ máy tạo nhịp được phân vào nhãn Q. Quy trình chuyển đổi này giúp tập trung năng lượng tính toán của mạng 1D-CNN InceptionNet vào các nhóm bệnh lý có ý nghĩa thực tiễn nhất. Một đặc điểm kỹ thuật cần lưu ý khi làm việc với MIT-BIH là sự mất cân bằng giữa các lớp dữ liệu. Số lượng nhịp bình thường lớn hơn gấp nhiều lần so với các nhịp bệnh lý như S hay F. Ngoài ra, sự khác biệt về hình thái sóng giữa các bệnh nhân cũng là một biến số lớn. Do đó, khi đưa dữ liệu vào KV260 để xử lý, hệ thống cần có khả năng tổng quát hóa tốt để không bị nhầm lẫn giữa đặc điểm cá nhân của người bệnh và đặc điểm thực sự của loại nhịp tim.

2.2. HỌC SÂU VÀ MẠNG NƠ-RON TÍCH CHẬP (CONVOLUTIONAL NEURAL NETWORK)

2.2.1. Tổng quan về trí tuệ nhân tạo và học sâu (Deep learning)

Trí tuệ nhân tạo (AI) là lĩnh vực khoa học máy tính nghiên cứu và phát triển các hệ thống (chương trình máy tính) có khả năng mô phỏng những năng lực trí tuệ của con người như học tập, suy luận, giải quyết vấn đề, nhận dạng hình ảnh,


hiểu ngôn ngữ và ra quyết định. Các ứng dụng và thiết bị được trang bị trí tuệ nhân tạo (AI) có thể nhìn và nhận diện vật thể. Các mô hình ngôn ngữ lớn có thể hiểu và phản hồi ngôn ngữ của con người. Chúng có thể học hỏi từ thông tin người dùng cung cấp và kinh nghiệm mới, thậm chí những mô hình AI agent hiện nay có thể tự tương tác với các nguồn dữ liệu, hệ thống và công cụ bên ngoài thông qua giao thức MCP (Model Context Protocol). Những mô hình có thể đưa ra các khuyến nghị chi tiết cho người dùng và chuyên gia. Hơn hết những mô hình này có thể hoạt động độc lập, thay thế nhu cầu về trí tuệ hoặc sự can thiệp của con người (ví dụ điển hình là ô tô tự lái). Các giai đoạn phát triển của trí tuệ nhân tạo được đề cập trong Bảng 2.1

Bảng 2. 1: Các giai đoạn phát triển của AI

Giai đoạn	Đặc điểm
1950-1970	Xuất hiện khái niệm AI với các thể hệ chuyên gia đầu tiên
1970-1990	AI chậm phát triển do hạn chế phần cứng và dữ liệu
1990-2010	Machine Learning phát triển mạnh
2010-2020	Deep Learning bùng nổ nhờ GPU và Big Data
2020-nay	Generative AI, LLM, AI Agent phát triển nhanh

Bảng 2.1 cho thấy lịch sử phát triển của trí tuệ nhân tạo từ những thế kỷ trước. Tuy nhiên do hạn chế về phần cứng mà lĩnh vực này đã bị “đóng băng” trong một thời gian dài. Sau đó với sự phát triển của phần cứng xử lý đồ họa (GPU) và sự bùng nổ trong lĩnh vực nghiên cứu và phát triển thuật toán cho trí tuệ nhân tạo, thì AI bước vào kỷ nguyên phát triển mạnh mẽ. Học sâu (Deep Learning) là một nhánh nhỏ tiên tiến của học máy (Machine Learning) sử dụng các mạng nơ-ron đa lớp, được gọi là mạng nơ-ron sâu, được nghiên cứu và phát triển dựa trên kiến trúc nơ-ron não bộ và khả năng ra quyết định phức tạp của bộ não con người. Mạng nơ-ron sâu bao gồm một lớp đầu vào, ít nhất ba nhưng thường là hàng trăm lớp ẩn, và một lớp đầu ra, khác với mạng nơ-ron được sử dụng trong các mô hình học máy cổ điển, thường chỉ có một hoặc hai lớp ẩn. Các lớp đa tầng này cho phép học không giám sát : chúng có thể tự động trích xuất các đặc trưng từ các tập dữ liệu lớn, không được gắn nhãn và không có cấu trúc, đồng thời đưa ra dự đoán riêng về

ý nghĩa của dữ liệu. Vì học sâu không cần sự can thiệp của con người, nó cho phép máy học hoạt động ở quy mô khổng lồ. Nó rất phù hợp với xử lý ngôn ngữ tự nhiên (NLP) , thị giác máy tính và các tác vụ khác liên quan đến việc nhận dạng nhanh chóng, chính xác các mẫu và mối quan hệ phức tạp trong lượng lớn dữ liệu. Một số dạng học sâu đang hỗ trợ hầu hết các ứng dụng trí tuệ nhân tạo (AI) trong cuộc sống của chúng ta ngày nay. Một ví dụ điển hình về kiến trúc mạng học sâu được đề cập trong Hình 2.3.



Hình 2.3: Minh họa kiến trúc mạng học sâu

Hình 2.3 minh họa cho kiến trúc mạng học sâu truyền thẳng, trong đó dữ liệu được đưa vào với một lớp ngõ vào (Input layer), sau đó lần lượt đi qua nhiều lớp ẩn (hidden layer) để học hỏi và biến đổi thông qua các kết nối có trọng số và cuối cùng được tổng hợp lại tại một lớp ngõ ra (output layer) nhằm tạo ra kết quả dự đoán. Về mặt toán học, nơ-ron sâu nhận một vector đầu vào $\mathbf{x} = (x_1, x_2, \dots, x_d)$, rồi nhân với trọng số $\mathbf{w} = (w_1, w_2, \dots, w_d)$, rồi cộng thêm bias $\mathbf{b}$, rồi đưa qua một hàm kích hoạt $f(\cdot)$ để tạo đầu ra, dưới đây là phương trình tổng quát của mạng nơ-ron nhân tạo:

$$y = f\left(\sum_{i=1}^n w_i x_i + b\right) \quad (2.1)$$


Trong đó y là ngõ ra của nơ-ron, f là hàm kích hoạt, x_i là các ngõ vào và w_i là các trọng số của các ngõ vào tương ứng. Các trọng số w_i có thay đổi giá trị trong quá trình huấn luyện nơ-ron.

2.2.2. Mạng nơ-ron tích chập (CNN)

Mạng nơ-ron tích chập (Convolutional Neural Network – CNN) là một kiến trúc chuyên biệt của mạng nơ-ron sâu, được thiết kế để xử lý hiệu quả các ứng dụng liên quan đến xử lý ảnh và thị giác máy tính, đặc biệt là các dữ liệu có cấu trúc dạng lưới (grid-like topology). Những dữ liệu này có thể là ảnh 2D (lưới pixel theo chiều rộng–cao), tín hiệu 1D theo thời gian (chuỗi mẫu như ECG/âm thanh), hoặc các dạng dữ liệu nhiều chiều khác. Điểm mạnh nhất của mô hình CNN nằm ở khả năng khai thác mối liên hệ cục bộ giữa các phần tử lân cận (như các pixel gần nhau trong ảnh, hoặc các mẫu liên tiếp trong tín hiệu), nhờ đó mô hình học được các mẫu đặc trưng có ý nghĩa từ dữ liệu thô.

CNN được phát triển mạnh từ những năm 1990 bởi Yann LeCun và cộng sự, và đã tạo ra bước ngoặt lớn trong lĩnh vực thị giác máy tính cũng như nhiều bài toán nhận dạng mẫu. So với mạng nơ-ron truyền thống dạng kết nối đầy đủ (Fully Connected/MLP) nơi mỗi nơ-ron ở một lớp liên kết với toàn bộ nơ-ron lớp trước (dẫn đến số tham số rất lớn, tốn tài nguyên và dễ quá khớp), CNN sử dụng hai cơ chế then chốt: kết nối cục bộ (local connectivity) và chia sẻ tham số (parameter sharing). Cụ thể, mỗi bộ lọc (kernel) chỉ tập trung một vùng nhỏ của đầu vào tại một thời điểm, sau đó trượt trên toàn bộ dữ liệu; cùng một bộ trọng số được dùng lặp lại ở mọi vị trí. Nhờ vậy, CNN vừa giảm mạnh số tham số cần học, vừa nhận ra được một đặc trưng dù nó xuất hiện ở các vị trí khác nhau trong dữ liệu.

Một CNN điển hình thường gồm hai khối chức năng chính: khối trích xuất đặc trưng và khối phân loại. Ở khối trích xuất đặc trưng, mạng tự động học các đặc trưng theo kiểu phân cấp: từ mức thấp (biên, góc, dao động cục bộ) đến mức cao hơn (cấu trúc, mẫu hình phức tạp). Ở khối phân loại, các đặc trưng đã học được tổng hợp lại để đưa ra dự đoán cuối cùng (nhãn hoặc xác suất nhãn). Nhờ cơ chế này, CNN giảm sự phụ thuộc vào các bước “trích xuất đặc trưng thủ công” vốn phổ biến trong các phương pháp truyền thống.




Hình 2.4: Kiến trúc CNN về phân loại hình ảnh

Hình 2.4 là ví dụ minh họa về kiến trúc CNN. Về mặt cấu trúc, mô hình CNN thường được xây dựng từ các lớp cơ bản sau:

- Lớp tích chập (Convolutional Layer): là thành phần cốt lõi, thực hiện phép tích chập giữa đầu vào và các bộ lọc (kernel) để tạo ra bản đồ đặc trưng (feature map). Mỗi kernel có thể được hiểu như một “bộ lọc” chuyên phát hiện một kiểu mẫu nhất định với kích thước đầu ra phụ thuộc vào stride và padding. Với ảnh xám, kernel thường là 2D; với ảnh màu, kernel có thêm chiều kênh (R, G, B), do đó trở thành dạng 3D. Với tín hiệu 1D (như ECG), kernel sẽ trượt theo trục thời gian để bắt các mẫu hình như đoạn lên xuống nhanh, đỉnh nhọn, hay biến đổi đặc trưng theo chu kỳ. Một ví dụ về lớp tích chập được biểu diễn trong hình 2.5. Sử dụng phép nhân từng phần tử của ma trận và cộng các kết quả phép nhân ta tính được giá trị ngõ ra cho ma trận feature map.

- An image matrix (volume) of dimension **(h x w x d)**
- A filter **(f_h x f_w x d)**
- Outputs a volume dimension **(h - f_h + 1) x (w - f_w + 1) x 1**




Hình 2.5: Minh họa lớp tích chập trong kiến trúc CNN

- Hàm kích hoạt (Activation Function): được đặt sau lớp tích chập nhằm đưa tính phi tuyến vào mô hình, các giá trị của ma trận thu được từ phép tích chập bao gồm các giá trị dương và không dương, các giá trị này được đưa qua các hàm kích hoạt để hiệu chỉnh, giúp CNN học được các quan hệ phức tạp thay vì chỉ là tổ hợp tuyến tính. Trong các mạng tích chập, các hàm tuyến tính được chỉnh lưu (ReLU) được sử dụng phổ biến vì cho kết quả huấn luyện nhanh và cải thiện một số hạn chế của mạng. Đặc điểm đơn giản của hàm tuyến tính được chỉnh lưu là nó lọc bỏ đi các giá trị âm. Hay nói cách khác, các giá trị âm sẽ được đặt lại giá trị 0 trong khi các giá trị dương được giữ nguyên. Đồ thị hàm ReLU được mô tả theo hình 2.6 dưới đây:


ReLU function

$$f(x) = \max(x, 0)$$




Hình 2.6: Biểu diễn toán học hàm ReLU

- Lớp gộp (Pooling Layer): lớp này có nhiệm vụ làm giảm kích thước feature map (downsampling), qua đó giảm chi phí tính toán và số tham số ở các lớp sau, đồng thời tăng khả năng “chịu đựng” trước nhiễu hoặc dịch chuyển nhỏ. Các hàm Pooling thường được sử dụng trong các mạng nơ-ron tích chập là hàm Max Pooling, Average Pooling hoặc hàm Global Pooling. Hàm Max Pooling được sử dụng phổ biến trong các mạng nơ-ron tích chập ứng dụng trong nhận dạng, phân loại ảnh. Trong tất cả các trường hợp, Pooling tạo ra các giá trị biểu diễn cho dữ liệu tương đối bất biến đối với sự dịch chuyển của dữ liệu ngõ vào. Tính bất biến đối với sự dịch chuyển được hiểu nếu chúng ta dịch chuyển một lượng nhỏ các giá trị đầu vào, các giá trị ngõ ra của lớp Pooling hầu như có thể được giữ không đổi. Tính bất biến đối với các dịch chuyển nội bộ có thể rất hữu ích nếu chúng ta quan tâm tới việc một vài đặc điểm có mặt hơn là xác định chính xác nó ở đâu. Ví dụ khi chúng ta xác định có sự tồn tại của khuôn mặt trong ảnh hay không, chúng ta không nhất thiết phải biết vị trí chính xác của mắt, chúng ta chỉ cần nhận biết có mắt ở vị trí bên trái và bên phải của khuôn mặt.



Hình 2.7: Tính toán Max Pooling

Hình 2.7 minh họa tính toán Max pooling: hàm này chọn giá trị cao nhất trong các cửa sổ lân cận. Hàm này thường được sử dụng cho các tác vụ phát hiện vật thể và phân loại hình ảnh với việc xác định sự hiện diện của một đặc điểm quan trọng hơn vị trí chính xác.




Hình 2.8: Tính toán Average Pooling

Hình 2.8 minh họa Average Pooling: hàm này chọn các giá trị trung bình của các phần tử có trong cửa sổ. Average Pooling thường được sử dụng cho các tác vụ yêu cầu làm mượt feature map, chẳng hạn như phân đoạn hình ảnh hoặc khi xử lý dữ liệu nhiễu.

- Lớp kết nối đầy đủ (Fully Connected/Dense Layers): thường nằm ở phần cuối mạng để thực hiện phân loại/hồi quy. Sau khi đi qua các lớp chập và gộp, dữ liệu đặc trưng sẽ được chuyển đổi về dạng vector (flatten) hoặc gom đặc trưng toàn cục (ví dụ Global Average Pooling) rồi đưa vào các lớp dense. Lớp đầu ra có thể dùng sigmoid cho phân loại nhị phân hoặc softmax cho phân loại đa lớp, tùy theo yêu cầu bài toán. Hình 2.9 minh họa cho lớp kết nối đầy đủ. Mỗi nơ-ron trong lớp Fully Connected Layer đều được kết nối tới tất cả các nơ-ron của Layer trước

đó.



Hình 2.9: Lớp kết nối đầy đủ

Về bản chất toán học, lớp Fully Connected Layer trong Hình 2.9 có công thức như sau:

$$y = Wx + b \quad (2.2)$$

Trong đó: x là vector ngõ vào từ Flattening Layer, W là ma trận trọng số, b là vector bias và y là vector ngõ ra. Số lượng tham số của lớp này được tính bằng công thức $M \times N + N$ (tham số) (với M là số nơ-ron ngõ vào, N là số nơ-ron ngõ ra và số lượng tham số của lớp này đã bao gồm bias).

2.3. MẠNG NƠ-RON TÍCH CHẬP MỘT CHIỀU (1D-CNN) VÀ ỨNG DỤNG TRONG PHÂN LOẠI TÍN HIỆU ECG

Mạng nơ-ron tích chập một chiều (1D-CNN) là biến thể của kiến trúc CNN được thiết kế đặc biệt để xử lý dữ liệu dạng chuỗi có một chiều không gian, điển hình là chuỗi thời gian hoặc các tín hiệu có tính chất liên tục theo trục thời gian [17]. Thay vì sử dụng bộ lọc hai chiều như trong xử lý ảnh, 1D-CNN sử dụng các bộ lọc tích chập một chiều trượt dọc theo trục thời gian của tín hiệu đầu vào. Mỗi bộ lọc có chiều dài xác định và được trượt qua toàn bộ chiều dài của chuỗi đầu vào để tính toán tích vô hướng cục bộ, tạo ra một bản đồ đặc trưng tương ứng.

2.3.1. Tổng quan mạng nơ-ron tích chập một chiều (1D-CNN)


Mạng nơ-ron tích chập (Convolutional Neural Networks - CNN) ban đầu được phát triển mạnh mẽ chuyên cho các bài toán về thị giác máy tính (Computer Vision) với dữ liệu là hình ảnh 2 chiều. Tuy nhiên, sự bùng nổ của dữ liệu dạng chuỗi (sequential data) như giọng nói, văn bản, tín hiệu cảm biến và tín hiệu sinh học đã

thúc đẩy mạng mở sự ra đời và phát triển của biến thể 1D-CNN (One-Dimensional Convolutional Neural Network). Về bản chất, 1D-CNN là một kiến trúc mạng nơ-ron sâu được thiết kế đặc biệt để xử lý các dữ liệu có cấu trúc định dạng chuỗi thời gian cố định (Time – Series), nơi mà các mối tương quan cục bộ giữa các điểm dữ liệu lân cận theo chiều thời gian mang thông tin quan trọng hơn là sự tương quan trong không gian không gian hai chiều.

Tại sao mô hình 1D-CNN phù hợp với ECG hơn 2D-CNN:


- 2D-CNN trượt kernel theo hai chiều (cao–rộng) để khai thác cấu trúc không gian thường là của dữ liệu ảnh. Đối với 2D-CNN dữ liệu đầu vào có dạng ma trận nhiều chiều, phổ biến nhất là ảnh màu với kích thước ($H \times W \times C$), trong đó H là chiều cao, W là chiều rộng và C số kênh màu (ví dụ ảnh $224 \times 224 \times 3$). Kernel trong 2D-CNN là một ma trận 2D (chẳng hạn 3×3 hoặc 5×5) và sẽ trượt theo cả hai hướng: từ trái sang phải theo chiều rộng và từ trên xuống dưới theo chiều cao. Mục tiêu của 2D-CNN là học các đặc trưng không gian (spatial features) như cạnh, góc, đường cong hay hình dạng tổng thể của đối tượng, và nhận diện chúng dù chúng xuất hiện ở vị trí nào trong ảnh.
- Ngược lại, với 1D-CNN (phù hợp cho tín hiệu chuỗi thời gian như ECG), dữ liệu đầu vào thường được biểu diễn dưới dạng ($L \times C$), trong đó L là độ dài chuỗi theo thời gian và C là số kênh tín hiệu (ví dụ số đạo trình ECG). Với các thiết lập phổ biến trong MIT-BIH, một nhịp ECG có thể được cắt thành một vector cố định (ví dụ 187 mẫu), thể hiện biên độ điện thế thay đổi theo thời gian. Kernel trong 1DCNN là một vector 1D (ví dụ kích thước 3, 5, 7, ...) và chỉ di chuyển theo một hướng duy nhất, dọc theo trục thời gian t . Vì vậy, 1D-CNN tập trung vào việc phát hiện các mẫu hình theo trình tự thời gian, chẳng hạn sườn lên nhanh của sóng R, sườn xuống của sóng T, hình dạng phức bộ QRS, hoặc các quan hệ khoảng thời gian giữa các thành phần như P–QRS.
- Còn một điểm khác biệt quan trọng nữa là khả năng tổng quát hóa khi dữ liệu huấn luyện hạn chế của các mô hình. Thông thường, các mô hình

2D-CNN có kiến trúc sâu và rộng và số lượng tham số rất lớn, do đó cần tập dữ liệu gán nhãn đủ lớn để tránh hiện tượng quá khớp (overfitting). Nhưng trong lĩnh vực y tế, các tập dữ liệu được gán nhãn thường khan hiếm và chi phí thu thập cao, nên việc áp dụng ECG vào mô hình 2D-CNN dễ gặp khó khăn nếu không có chiến lược dữ liệu phù hợp. Trong khi đó, 1D-CNN thường có ít tham số hơn do kernel đơn giản và không gian tìm kiếm nhỏ hơn, giúp mô hình dễ hội tụ, giảm nguy cơ overfitting và đạt được hiệu quả tốt trên các bộ ECG tiêu chuẩn như MIT-BIH. Chưa kể đến đã có nhiều nghiên cứu thử chuyển đổi tín hiệu ECG thành hình ảnh (dạng phổ Spectrogram hoặc ảnh chụp sóng) để dùng các mô hình 2D-CNN nổi tiếng (như ResNet, VGG). Tuy nhiên, các cách đó vẫn có hiệu quả kém hơn so với mô hình 1D-CNN, vì khi đã chuyển đổi dữ liệu từ dạng tín hiệu sang dạng hình ảnh có thể làm mất đi các thông tin quan trọng và tạo ra các nhiễu do trong quá trình tính toán và biến đổi (Fourier/Wavelet), làm giảm đi độ chính xác chẩn đoán các rối loạn nhịp tim tinh vi.



Hình 2.10: Tín hiệu ECG ở dạng chuỗi thời gian và dạng ảnh phổ Spectrogram

Khác với Mạng nơ-ron hồi quy (RNN) hay LSTM vốn xử lý dữ liệu theo tuần tự từng bước thời gian (khiến việc tính toán song song trở nên khó khăn), 1D-CNN xử lý dữ liệu theo từng đoạn (patch) thông qua cơ chế cửa sổ trượt. Điều này cho phép 1D-CNN tận dụng sức mạnh tính toán song song của GPU, giúp thời gian huấn luyện nhanh hơn đáng kể trong khi vẫn đảm bảo khả năng trích xuất đặc trưng vượt trội. Hình 2.11 minh họa kiến trúc 1D-CNN.




Hình 2.11: Kiến trúc 1D-CNN với ngõ vào là chuỗi tín hiệu

Từ hình 2.11 có thể thấy kiến trúc của một 1D-CNN điển hình bao gồm nhiều lớp xen kẽ nhau theo thứ tự: lớp tích chập 1D (Conv1D), lớp chuẩn hóa theo batch (Batch Normalization), lớp kích hoạt phi tuyến (thường là ReLU), và lớp gộp 1D (MaxPooling1D hoặc AvgPooling1D). Các lớp tích chập ở đầu mạng thường học được các đặc trưng tần số thấp và cục bộ, trong khi các lớp sau học được các đặc trưng mang tính toàn cục và trừu tượng hơn. Sự kết hợp của nhiều lớp tích chập như vậy giúp mạng có khả năng biểu diễn phân cấp đặc trưng của tín hiệu đầu vào. Sau các lớp trích xuất đặc trưng, thông thường sẽ có các lớp kết nối đầy đủ hoặc các cơ chế gộp toàn cục trước khi đưa đến lớp đầu ra phân loại.

1D-CNN có ứng dụng rộng rãi trong nhiều bài toán xử lý tín hiệu thực tế. Trong lĩnh vực y sinh, 1D-CNN được sử dụng thành công trong phân loại nhịp tim từ tín hiệu ECG, phân tích tín hiệu điện não đồ (EEG), phân loại hoạt động thể chất từ tín hiệu gia tốc kế, và phân tích tín hiệu điện cơ (EMG). Đặc biệt trong bài toán phân loại nhịp tim ECG, 1D-CNN đã chứng minh được hiệu suất tương đương hoặc vượt trội so với các phương pháp truyền thống như SVM, Random Forest hay các phương pháp trích xuất đặc trưng bằng tay. Ngoài ra, 1D-CNN cũng được áp dụng trong xử lý tín hiệu âm thanh và giọng nói, dự báo chuỗi thời gian tài chính, giám sát tình trạng máy móc trong công nghiệp, xử lý tín hiệu cảm biến trong IoT và nhiều ứng dụng khác.

2.3.2. Kiến trúc mạng nơ-ron tích chập một chiều InceptionNet (1D-CNN InceptionNet)

Kiến trúc InceptionNet ban đầu được giới thiệu trong GoogLeNet (InceptionV1) tại cuộc thi ImageNet 2014 bởi Szegedy và các cộng sự tại Google, đánh dấu một bước tiến quan trọng trong thiết kế mạng nơ-ron sâu. Ý tưởng cơ bản của Inception là thay vì chọn một kích thước bộ lọc cố định cho mỗi lớp tích chập, mạng sẽ thực hiện đồng thời nhiều phép tích chập với các kích thước bộ lọc khác nhau, sau đó kết hợp tất cả các bản đồ đặc trưng thu được lại với nhau. Điều này cho phép mạng tự động học và lựa chọn quy mô đặc trưng phù hợp nhất ở từng vị trí cụ thể của dữ liệu đầu vào. Trong khi bộ lọc nhỏ có thể nắm bắt các mẫu cục bộ ngắn, thì bộ lọc lớn hơn có thể nắm bắt các mẫu có phạm vi rộng hơn, và sự kết hợp chính là sức mạnh của kiến trúc này. Bộ tích chập 1×1 đặc biệt quan trọng vì nó đóng vai trò giảm chiều không gian và số lượng kênh, qua đó giảm đáng kể số lượng tham số và khối lượng tính toán. Một kiến trúc 1D-CNN cơ bản được mô tả như trong Hình 2.12.



Hình 2.12: Kiến trúc mạng 1D-CNN InceptionNet

Kiến trúc mạng nơ-ron được phát triển trong đề tài là mạng tích chập một chiều cấu hình siêu nhẹ (Lightweight 1-D CNN) dựa trên sự kết hợp đồng thời giữa các khối tích chập đa quy mô (Inception Blocks) của mạng Inception và kết nối phần dư (Residual Connection) của mạng ResNet. Mô hình này nhận trực tiếp luồng dữ liệu đã được chuẩn hóa (MIT-BIH) một chiều (1-D) từ tín hiệu điện tâm đồ (ECG) mà không cần qua các bước tiền xử lý phổ đồ phức tạp, giúp giảm thiểu đáng kể dung lượng bộ nhớ đệm trung gian, hướng tới tối ưu hóa cực hạn cả về số lượng tham số phần mềm lẫn diện tích vi mạch phần cứng.

Trong phân tích tín hiệu ECG, các loại nhịp tim thể hiện những đặc điểm hình thái học với độ rộng khác biệt đáng kể. Theo tiêu chuẩn MIT-BIH, nhịp bình thường có phức hợp QRS hẹp (60-100ms), trong khi nhịp thất sớm thường giãn rộng (>120ms). Việc sử dụng một kích thước kernel duy nhất sẽ tạo ra sự đánh đổi: kernel nhỏ (1x3) bắt tốt đỉnh R nhưng bỏ sót hình thái tổng thể của nhịp V; ngược lại, kernel lớn (1x7) bao quát được nhịp V nhưng lại dễ bị nhiễu. Kiến trúc Inception giải quyết vấn đề này bằng cách thực hiện song song các phép tích chập với kernel size khác nhau (1x1, 1x3, 1x5, 1x7) trên cùng một đầu vào. Cơ sở toán học: Đặt $x(t)$ là tín hiệu ECG đầu vào. Với một nhánh tích chập có kích thước n và bộ lọc $w^{(n)}$ đầu ra $y^{(n)}(t)$ được tính bằng:

$$y^{(n)}(t) = \sigma\left(\sum_{i=0}^{n-1} w_i^{(n)} \cdot x(t+i) + b^{(n)}\right) \quad (2.3)$$

Trong đó:

- $x(t+i)$: giá trị biên độ tín hiệu ECG tại vị trí cửa sổ trượt.
- $w_i^{(n)}$: trọng số của bộ lọc (được học trong quá trình training).
- $b^{(n)}$: tham số bias.
- σ : hàm kích hoạt (thường là ReLU).

Mạng 1D-CNN InceptionNet thực hiện quá trình biến đổi và trích xuất đặc trưng của chuỗi tín hiệu ECG qua một chuỗi các tầng logic phân cấp tuần tự trong đề tài cụ thể như sau:

- Tầng đầu vào (Input Layer): Tiếp nhận một phân đoạn tín hiệu ECG thô dưới dạng vector chuỗi thời gian kích thước 320 X 1 mẫu (mỗi phân

đoạn được cắt phân vùng quanh đỉnh R-peak bao gồm đầy đủ các sóng P, phức bộ QRS và sóng T).

- Tầng tích chập khởi đầu (CONV1D_0): Dữ liệu được đưa qua lớp tích chập thô đầu tiên với kích thước nhân lọc lớn ($J=7$) và bước nhảy (stride = 2). Tầng này đóng vai trò bộ lọc hạ mẫu cơ bản ban đầu, thu gọn chiều không gian dữ liệu xuống còn 160×8 kênh đặc trưng.
- Cụm khối Inception xếp chồng (Inception Stages): Sau lớp CONV1D_0, luồng đặc trưng sẽ đi qua ba cụm Inception chính được đan xen luân phiên bởi các lớp tích chập hạ mẫu để tăng dần độ sâu kênh đặc trưng và giảm chiều dài chuỗi dữ liệu.

Lỗi xử lý của toàn bộ kiến trúc mạng nằm ở cấu trúc phân nhánh song song bên trong mỗi khối Inception Block. Thay vì sử dụng một kích thước bộ lọc cố định, khối Inception chia luồng dữ liệu đầu vào (kênh K) thành 4 nhánh tính toán song song độc lập nhằm bắt trọn các đặc trưng ở nhiều quy mô dài rộng khác nhau:

- Nhánh Max-Pooling: Thực hiện phép gộp cực đại với kích thước $J=3$, stride=1 nhằm giữ lại các biên độ sóng mạnh nhất, sau đó đi qua lớp tích chập 1×1 để ép số kênh ra về mức $N/4$.
- Nhánh Tích chập trung tâm (1×1): Sử dụng nhân lọc $J=1$, stride=1 làm nhiệm vụ nén không gian và giảm chiều dữ liệu trước khi cấp phát cho 3 nhánh tích chập đa quy mô kế tiếp.
- Ba nhánh Tích chập đa quy mô (3×1 , 5×1 , 7×1): Tiếp nhận luồng dữ liệu đã được nén từ nhánh trung tâm, thực thi song song các phép tính chập một chiều tương ứng với kích thước nhân lọc lần lượt là $J=3$, $J=5$, và $J=7$ (tất cả đều có stride=1 và số kênh ra cố định bằng $N/4$).

Tầng hợp nhất dữ liệu (Concatenate Layer): Sau khi cả 4 nhánh hoàn thành chu kỳ tính toán, các vector đặc trưng đầu ra (mỗi nhánh có kích thước kênh bằng $N/4$) sẽ được gom nhóm và nối liền mạch lại với nhau dọc theo chiều không gian kênh thông qua thao tác Concatenate. Phương trình toán học mô tả toán tử hợp nhất kênh đặc trưng này là:

$$Y(t) = \text{Concatenate}[y^{(1)}(t), y^{(3)}(t), y^{(5)}(t), y^{(7)}(t)] \quad (2.4)$$

Tại giai đoạn cuối cùng của mô hình mạng, ma trận đặc trưng sâu thu được sau Cụm 3 (kích thước 40 X 32) cần được chuyển đổi thành các xác suất chẩn đoán bệnh lý cụ thể:

- Lớp Global Average Pooling (GAP): Luồng dữ liệu đi qua lớp GAP để thực hiện tính trung bình cộng toàn bộ các giá trị theo chiều không gian chuỗi thời gian. Thao tác này giúp phẳng hóa (flatten) ma trận đặc trưng phức tạp thành một vector đặc trưng duy nhất có kích thước phẳng gọn là 1 x 32.
- Lớp Connected/Dense Layer: Vector đặc trưng 1 x 32 được đẩy vào tầng phân loại cốt lõi là một lớp kết nối đầy đủ. Dense Layer chứa ma trận trọng số phân loại thực hiện phép nhân ma trận (Matrix Multiplication) để ánh xạ vector đặc trưng 32 chiều thành vector đầu ra có kích thước 1 x 5, tương ứng với 5 node xác suất phân loại cho 5 dạng nhịp tim mục tiêu theo tiêu chuẩn AAMI (N, S, V, F, Q).

2.3.3. Ứng dụng 1D-CNN trong phân loại tín hiệu ECG

Trong các ứng dụng phân loại tín hiệu ECG, kiến trúc 1D-CNN đã được chứng minh là có khả năng học biểu diễn đa quy mô rất hiệu quả. Kết quả của những nghiên cứu về kiến trúc Inception cho thấy rằng việc sử dụng nhiều mô-đun Inception xếp chồng lên nhau, kết hợp với các Kết nối phần dư (residual connections) để ổn định quá trình huấn luyện, cho phép đạt được độ chính xác phân loại chuỗi thời gian ngang bằng với các phương pháp tốt nhất hiện tại [8]. Trong bài toán phân loại ECG cụ thể, các kiến trúc Inception 1D còn được kết hợp với các kỹ thuật khác như khối Squeeze-and-Excitation để mô hình hóa sự phụ thuộc giữa các kênh, hay các cơ chế tự chú ý để nắm bắt các phụ thuộc dài hạn trong chuỗi tín hiệu, nâng cao đáng kể khả năng biểu diễn của mô hình mà không làm tăng quá nhiều số lượng tham số cần huấn luyện.

2.4. BỘ GIA TỐC TÍNH TOÁN AI (AI ACCELERATOR)

Bộ gia tốc tính toán xử lý AI (AI Accelerator) là thuật ngữ chỉ các đơn vị phần cứng được thiết kế hoặc tối ưu hóa đặc biệt nhằm thực hiện các phép tính toán liên quan đến học máy và học sâu với tốc độ và hiệu quả năng lượng vượt trội so với các bộ vi xử lý đa năng thông thường. Nhu cầu về AI Accelerator bắt nguồn từ đặc điểm tính toán của các mô hình học sâu: các phép tính tốn kém nhất là nhân ma trận và tích chập, vốn có thể được thực hiện song song cao độ trên hàng trăm nghìn đến hàng triệu đơn vị xử lý nhỏ hơn, thay vì xử lý tuần tự trên một số lượng nhân CPU hạn chế. GPU là đơn vị đầu tiên được sử dụng rộng rãi như một AI Accelerator do kiến trúc song song nhiều lõi của nó, nhưng ngày nay thị trường đã có thêm nhiều loại phần cứng chuyên dụng hiệu quả hơn cho các tác vụ cụ thể.

GPU (Graphics Processing Unit) từ lâu là nền tảng chủ lực cho huấn luyện các mô hình học sâu. Kiến trúc SIMD của GPU cho phép thực hiện hàng nghìn phép tính dấu phẩy động cùng lúc, rất phù hợp cho nhân ma trận và tích chập quy mô lớn. Tensor Core của NVIDIA có thể thực hiện phép nhân-cộng ma trận trên các ma trận 4×4 trong một đồng hồ, tăng tốc độ tính toán học sâu lên nhiều lần so với các lõi CUDA thông thường. Ngoài GPU, Google đã giới thiệu TPU (Tensor Processing Unit), một ASIC được thiết kế riêng cho các phép tính tensor trong TensorFlow, với hiệu suất tính toán và hiệu quả năng lượng vượt trội so với GPU trong một số tác vụ huấn luyện và suy luận quy mô lớn. Cả GPU và TPU hiện đều được cung cấp dưới dạng dịch vụ đám mây, giúp các nhóm nghiên cứu không cần đầu tư phần cứng đắt tiền vẫn có thể truy cập năng lực tính toán mạnh mẽ.

Trong bối cảnh triển khai các mô hình AI lên thiết bị biên (edge devices) như các thiết bị y tế di động, máy đeo hoặc hệ thống nhúng, nhu cầu về các AI Accelerator công suất thấp, kích thước nhỏ đã xuất hiện như một xu hướng mạnh mẽ. Các dòng chip chuyên dụng như Apple Neural Engine trên các chip A-series và M-series, Qualcomm Hexagon DSP, Google Edge TPU và các chip của nhiều hãng khác được thiết kế để thực hiện suy luận mô hình AI trên thiết bị với mức tiêu thụ năng lượng rất thấp, cho phép phân tích dữ liệu ECG hay các tín hiệu sinh học khác ngay trên thiết bị đeo hoặc thiết bị cầm tay mà không cần gửi lên đám mây.

2.5. NỀN TẢNG FPGA VÀ CÁC PHÉP TÍNH SONG SONG TRONG PHẦN CỨNG SỐ

2.5.1. Tổng quan về FPGA

Mảng cổng lập trình được theo trường, thường được gọi là FPGA, là một loại thiết bị bán dẫn có thể được cấu hình lại sau khi sản xuất để thực hiện bất kỳ chức năng logic kỹ thuật số nào. Không giống như vi xử lý thực thi các lệnh tuần tự, FPGA thực hiện tính toán thông qua các mạch logic song song được lập trình sẵn, cho phép đạt được tốc độ xử lý rất cao và độ trễ rất thấp đối với các tác vụ có thể song song hóa tốt. Cấu trúc bên trong của một FPGA điển hình bao gồm một mảng lớn các khối logic có thể cấu hình được, được gọi là CLB hoặc LAB tùy theo nhà sản xuất, kết nối với nhau thông qua một mạng dây dẫn lập trình được. Ngoài ra, FPGA hiện đại còn tích hợp các tài nguyên chuyên dụng như khối DSP cho các phép tính số học tốc độ cao, khối RAM nhúng BRAM cho lưu trữ dữ liệu tại chỗ, và các bộ nối I/O tốc độ cao cho giao tiếp ngoại vi. Một ví dụ điển hình của nền tảng FPGA hiện đại được sử dụng trong nghiên cứu này là board Kria KV260 của Xilinx, được minh họa tại Hình 2.13, tích hợp đầy đủ các tài nguyên nêu trên cùng với bộ xử lý ARM nhúng, tạo thành một nền tảng SoC mạnh mẽ cho các ứng dụng trí tuệ nhân tạo ở biên.



Hình 2. 13: FPGA Kria KV260

Các thông số kỹ thuật và tài nguyên của FPGA Kria KV260 được trình bày trong Bảng 2.2 và Bảng 2.3 cho thấy tài nguyên phần cứng và tài nguyên FPGA trên KV260 là phù hợp để triển khai bộ tính toán 1D-CNN InceptionNet hoạt động ở mức SoC với các yêu cầu đã nêu trong Chương 1.

Bảng 2. 2: Thông số kỹ thuật FPGA KV260

Cấu hình	Thông số
SoC chính	AMD Zynq UltraScale+ MPSoC (K26 SOM)
CPU (PS)	Quad-core ARM Cortex-A53 @ 1.5 GHz
GPU	Mali-400 MP2
Bộ nhớ DDR4	4GB DDR4
Bộ nhớ khởi động	512 Mb QSPI Flash
Nguồn	+ 5V, 3A

Bảng 2. 3: Thông số tài nguyên FPGA KV260

Cấu hình	Thông số
FPGA logic cells	256K
Block RAM	144
Ultra RAM	64
DSP slices	1.2K
LUT	124K

LUTRAM	57K
FF	248K

2.5.2. Tính toán song song trong phần cứng

Phép tích chập là thao tác tính toán trọng tâm trong mạng CNN và cũng là thao tác chiếm phần lớn thời gian tính toán trong quá trình suy luận. Về bản chất toán học, một lớp tích chập một chiều tính tổng tích của tín hiệu đầu vào với bộ lọc trên từng vị trí của chuỗi đầu ra, tạo thành một phép nhân tích lũy nhiều chiều trên không gian kênh đầu vào, vị trí đầu ra và vị trí trong bộ lọc. Tính chất này tạo ra sự song song rất cao vì các phép tính tại các vị trí đầu ra khác nhau và cho các kênh đầu ra khác nhau hoàn toàn độc lập với nhau và có thể được thực hiện đồng thời. Trong thiết kế phần cứng, mảng phần tử xử lý được thiết kế để khai thác sự song song này bằng cách phân bổ các phép tính cho nhiều PE khác nhau thực hiện đồng thời, với cấu trúc dữ liệu và điều phối bộ nhớ được tối ưu để đảm bảo luồng dữ liệu liên tục không bị nghẽn cổ chai.

Một thách thức quan trọng trong thiết kế phần cứng tăng tốc CNN là cân bằng giữa tốc độ tính toán và băng thông bộ nhớ. Nếu tốc độ cung cấp dữ liệu từ bộ nhớ không đủ nhanh cho các đơn vị tính toán, hiệu năng thực tế sẽ bị giới hạn bởi băng thông bộ nhớ chứ không phải năng lực tính toán, dẫn đến lãng phí tài nguyên phần cứng. Kiến trúc pipeline được sử dụng rộng rãi để giải quyết vấn đề này bằng cách chồng lấp các giai đoạn tải dữ liệu, phân bổ dữ liệu và tính toán MAC, sao cho trong mỗi chu kỳ đồng hồ đều có ít nhất một giai đoạn đang được thực thi. Kỹ thuật tái sử dụng dữ liệu, trong đó dữ liệu đã được tải vào bộ nhớ cục bộ được sử dụng nhiều lần thay vì tải lại từ bộ nhớ ngoài cho mỗi phép tính, cũng đóng vai trò quan trọng trong việc giảm áp lực lên băng thông bộ nhớ và cải thiện hiệu quả năng lượng tổng thể của hệ thống.

CHƯƠNG 3: THIẾT KẾ HỆ THỐNG

3.1. YÊU CẦU VỀ HỆ THỐNG

3.1.1. Yêu cầu đối với kiến trúc 1D-CNN InceptionNet

Mục tiêu cốt lõi của hệ thống là phân loại chính xác các dạng nhịp tim bất thường dựa trên tín hiệu điện tâm đồ (ECG) 1-D phục vụ cho chẩn đoán các loại bệnh về tim mạch. Do đặc thù tài nguyên bị hạn chế trên các thiết bị biên, kiến trúc 1D-CNN InceptionNet cần đáp ứng các yêu cầu sau:

- Độ chính xác cao (High Accuracy): Mô hình phải đảm bảo khả năng nhận diện chính xác các loại bệnh lý tim mạch nguy hiểm (như nhịp N, S, V, F, Q), vượt trội hoặc tương đương với các giải pháp 2-D CNN hay mạng lai phức tạp hiện nay.
- Số lượng tham số thấp (Low Parameter Count): Để tránh việc mô hình quá nặng làm tiêu hao kích thước bộ nhớ phần cứng, kiến trúc mạng phải được tối ưu hóa ở mức thuật toán nhằm thu gọn tối đa số lượng tham số. Mô hình 1D-CNN trong đề tài đáp ứng yêu cầu này bằng cách giảm hơn 41% lượng tham số so với các cấu trúc 1D-CNN thông thường (6.457 tham số) nhờ việc ứng dụng các nhánh tích chập song song đa quy mô.
- Tối ưu hóa bộ nhớ (Memory Optimization): Mạng cần loại bỏ các bước tiền xử lý tín hiệu phức tạp (như biến đổi sang dạng spectrogram 2-D) để tránh phát sinh dữ liệu đệm trung gian. Đồng thời, cấu trúc phải giảm thiểu tối đa không gian lưu trữ weight và bias trên bộ nhớ trên chip (on-chip memory).

3.1.2. Yêu cầu đối với kiến trúc phần cứng

Để hiện thực hóa mô hình 1D-CNN lên phần cứng nhúng (FPGA) hoạt động ổn định cho các thiết bị wearable, bộ tăng tốc xử lý tính toán AI cần được thiết kế thỏa mãn các chỉ tiêu kỹ thuật sau:

Kích thước nhỏ gọn (Small Area): Hệ thống tăng tốc phải tiết kiệm tài nguyên logic trên chip (LUT, FF, DSP) ở mức tối đa để hạ thấp chỉ số Diện tích - Độ trễ (Area-Delay Product - ADP). Điều này đạt được nhờ việc chia sẻ tài nguyên tính

toán thông qua một mảng phần tử xử lý (PEA) duy nhất hoặc áp dụng kỹ thuật chia sẻ bộ nhớ (Shared Port RAM) để triệt tiêu các cell nhớ dư thừa.

- Tối ưu băng thông bộ nhớ (High Memory Bandwidth): Phần cứng phải tích hợp bộ nhớ dữ liệu cục bộ (LDMs hoặc PMs) ngay bên trong từng phần tử xử lý PE thuộc PEA0 và Dual-port RAM điều phối dữ liệu cho hai PEA để tăng cường tính cục bộ của dữ liệu (Data Locality). Số lượng bộ nhớ cục bộ phải được thiết kế đồng bộ (ví dụ: 4 cổng nhớ cục bộ) để lưu trữ cho các nhánh tính toán song song đa nhân của Inception Module và các kết nối phần dư (Residual) mà không phụ thuộc vào bộ nhớ ngoài DDRAM.
- Công suất tiêu thụ thấp (Low Power Consumption): Để đáp ứng yêu cầu kỹ thuật của đề tài, tổng công suất tiêu thụ của SoC phải duy trì ở mức cực kỳ thấp (dưới 1 W, cụ thể thiết kế đạt khoảng 0.562W) nhằm kéo dài tuổi thọ thiết bị và giảm tỏa nhiệt.
- Hiệu năng và xử lý linh hoạt: Hệ thống phần cứng không được thiết kế cố định cho một cấu hình, mà cần hỗ trợ động thông qua bộ điều phối dữ liệu đệm dùng chung (SBA) dựa trên cơ chế Round Robin. Khối này yêu cầu phải cấp dữ liệu linh hoạt, thích ứng với nhiều loại cấu trúc lớp khác nhau, bao gồm sự thay đổi liên tục về kích thước nhân tích chập ($J=1, 3, 5, 7$), bước nhảy (stride), và số lượng kênh tín hiệu đầu vào/đầu ra mà không làm các PE bị rơi vào trạng thái rảnh rỗi (idle).

3.1.3. Yêu cầu về testbench

Quá trình kiểm tra và xác thực (Verification) là một bước bắt buộc và tiên quyết trong quy trình thiết kế vi mạch nhằm đảm bảo tính đúng đắn về mặt chức năng logic (Functional Correctness) và tính ổn định về mặt thời gian (Timing Compliance) của bộ tăng tốc 1D-CNN InceptionNet trước khi tiến hành đổ mạch lên phần cứng thực tế. Do đó, môi trường kiểm tra phải được xây dựng đồng bộ ở cả hai cấp độ: mô phỏng phần mềm (Simulation) và xác thực phần cứng (Hardware Emulation).

Môi trường Testbench mức cấu phần (Block-level) và mức hệ thống (Top-level) được xây dựng bằng ngôn Verilog chuẩn để kiểm tra file ALU.v và CNN_1D_Core.v cần phải thỏa mãn các yêu cầu nghiêm ngặt sau:

- Xác thực toàn diện các chế độ vận hành (Operation Modes) của ALU: Do ALU là khối cấu hình động, testbench yêu cầu phải sinh ra các mã lệnh điều khiển (CFG_in) đồng bộ với thư viện common.vh để kiểm tra khả năng chuyển đổi chế độ mượt mà. Mạch mô phỏng phải chứng minh ALU phản hồi chính xác ngõ ra ứng với từng tác vụ chuyên biệt bao gồm: phép nhân tích lũy tích hợp (EXE_MAC), phép toán gộp chọn giá trị cực đại (EXE_MP), và phép toán cộng tích hợp luồng phân dư (EXE_ADD).
- Yêu cầu đối với Testbench mức tích hợp hệ thống (TB_CNN_1D_Core.v): Testbench phải tự động tiến hành nạp dữ liệu vào các vùng nhớ hệ thống, bao gồm CRAM, BRAM và WRAM để lưu trữ các thành phần dữ liệu cần thiết của kiến trúc mạng. Testbench sau khi khởi tạo bộ nhớ phải được cấp tín hiệu điều khiển của IP 1D-CNN để thực hiện quá trình suy luận. Dữ liệu đầu ra từ RTL được ghi ra file text để so sánh với kết quả tham chiếu là Golden output từ mô hình phần mềm giúp kiểm tra tính đúng đắn và xác định phần cứng hoạt động có giống kết quả mong đợi trên mô hình phần mềm hay không.

3.1.4. Yêu cầu về pipeline

Nhằm loại bỏ các điểm nghẽn về mặt thời gian (timing delays) phát sinh từ các công đoạn đọc dữ liệu, định tuyến và ghi kết quả, kiến trúc phần cứng bắt buộc phải thực thi quy trình xử lý theo cơ chế fully pipelined connected. Các yêu cầu chi tiết đối với tầng pipeline bao gồm:

- Chồng lắp các chu kỳ tác vụ: Quy trình điều khiển RTL phải phân tách quá trình thực thi thành các tầng pipeline độc lập bao gồm: Nạp dữ liệu (Data Loading), Điều phối/Phân phối dữ liệu (Data Allocation), và Tính toán MAC kết hợp Ghi lại kết quả (MAC Computation & Result

Storage). Các tầng này phải vận hành đồng thời để chu kỳ tính toán của lớp trước gởi đầu lên chu kỳ nạp dữ liệu của lớp sau.

- Khi vòng lặp tích chập kết thúc, khối bias phải được nạp đồng thời với trọng số để ALU thực hiện phép nhân-tích lũy (MAC) và phép cộng bias trong cùng một chu kỳ duy nhất, sau đó ghi trực tiếp vào LDM để sẵn sàng làm đầu vào cho lớp kế tiếp.

3.2. THIẾT KẾ CHI TIẾT

3.2.1. Thiết kế kiến trúc 1D-CNN InceptionNet

3.2.1.1. Thiết kế mô hình kiến trúc

Mô hình phân loại điện tâm đồ trong nghiên cứu được xây dựng dựa trên kiến trúc Mini InceptionTime, một biến thể rút gọn của mạng Inception dành cho dữ liệu chuỗi thời gian một chiều. Kiến trúc này được lựa chọn nhằm khai thác hiệu quả các đặc trưng của tín hiệu ECG trong khi vẫn đảm bảo độ phức tạp tính toán phù hợp để triển khai trên nền tảng FPGA.


Tín hiệu đầu vào của hệ thống là một đoạn điện tâm đồ có chiều dài 320 mẫu với một kênh dữ liệu, được biểu diễn dưới dạng tensor kích thước 320×1 . Dữ liệu đầu vào lần lượt đi qua các lớp tích chập một chiều (Conv1D), các khối Inception, các lớp kết nối tắt (Residual Connection), lớp Global Average Pooling và cuối cùng là lớp phân loại tuyến tính (Dense) để tạo ra xác suất thuộc về một trong năm lớp nhịp tim. Số lượng các lớp chính có trong mô hình 1D-CNN InceptionNet được liệt kê cụ thể trong bảng 3.1.

Bảng 3. 1: Trình bày thống kê số lượng các lớp chính trong mô hình

Loại lớp	Số lượng
Conv1D	33
ReLU	9
MaxPooling1D	9
Concatenate	6
Add (Residual)	3
GlobalAveragePooling1D	1

Dense	1
InputLayer	1
Tổng số lớp	63

Dựa theo Bảng 3.1 thể hiện được tổng số lớp có trong mô hình là 63 lớp bao gồm cả lớp đầu vào input dữ liệu ECG, trong đó các lớp có tham số học được chủ yếu là Conv1D và Dense. Các lớp còn lại như ReLU, MaxPooling1D, Concatenate, Add và GlobalAveragePooling1D không chứa trọng số huấn luyện nhưng đóng vai trò quan trọng trong quá trình biến đổi, tổ chức và tổng hợp đặc trưng. Tổng số tham số của mô hình là 6.457, cho thấy đây là một mô hình có kích thước nhỏ, phù hợp với định hướng thiết kế bộ tăng tốc phần cứng cho hệ thống nhúng. Kiến trúc mạng tổng quát của mô hình 1-D CNN Inceptionet sau khi thiết kế, huấn luyện và được nhóm đề tài tối ưu và thể hiện chi tiết lại bằng cách trực quan hóa thông qua sơ đồ trình bày trong Hình 3.1.



Hình 3.1: Mô tả chi tiết kiến trúc của mô hình mạng 1D-CNN InceptionNet

Hình 3.1 minh họa kiến trúc tổng thể của mô hình 1D-CNN InceptionNet được sử dụng trong đề tài. Ở phần đầu mạng, tín hiệu ECG kích thước (320×1) được đưa qua một lớp Conv1D có kích thước kernel lớn. Lớp này đóng vai trò như bộ trích xuất đặc trưng sơ cấp, giúp mô hình nhận biết các biến thiên ban đầu của tín hiệu như sườn lên, sườn xuống, biên độ đỉnh và các thay đổi cục bộ quanh phức bộ QRS. Sau đó, ReLU được sử dụng để đưa tính phi tuyến vào mô hình, giúp mạng biểu diễn được các quan hệ phức tạp hơn so với phép biến đổi tuyến tính thuần túy.

Sau khi đầu tiên, kích thước dữ liệu được đưa về (160×8) . Sự thay đổi này có hai ý nghĩa quan trọng. Thứ nhất, chiều dài tín hiệu giảm từ 320 xuống 160 giúp giảm số phép tính cần thực hiện ở các tầng sau. Thứ hai, số kênh tăng từ 1 lên 8

cho phép mô hình biểu diễn nhiều dạng đặc trưng khác nhau của cùng một tín hiệu ECG. Nói cách khác, thay vì chỉ quan sát tín hiệu gốc một chiều, mạng đã tạo ra 8 bản đồ đặc trưng khác nhau, mỗi bản đồ có thể nhạy với một kiểu biến đổi nhất định trong tín hiệu.

Tiếp theo, dữ liệu được đưa qua hai khối Inception liên tiếp, mục đích của khối Inception này được trình bày ở mục sau. Sau khi hoàn thành hai khối này, kết quả được cộng với tín hiệu đầu vào của nhóm thông qua cơ chế Residual Connection. Kỹ thuật này giúp bảo toàn thông tin đặc trưng ban đầu, giảm hiện tượng suy giảm gradient và hỗ trợ quá trình huấn luyện mạng sâu ổn định hơn.

Sau nhóm Inception thứ nhất, dữ liệu được đưa qua lớp Conv1D có kernel size bằng 5 và stride bằng 2. Mục đích của lớp này là giảm độ dài tín hiệu từ 160 xuống 80 mẫu đồng thời tăng số lượng kênh đặc trưng từ 8 lên 16. Quá trình này vừa làm giảm khối lượng tính toán ở các tầng sau, vừa giúp mạng học được các đặc trưng có mức trừu tượng cao hơn.

Tương tự, nhóm Inception thứ hai hoạt động trên tensor kích thước 80×16 . Sau khi hoàn thành hai khối Inception và kết nối tắt, dữ liệu tiếp tục đi qua lớp Conv1D với kernel size bằng 3 và stride bằng 2 để tạo ra tensor kích thước 40×32 .

Ở giai đoạn cuối, hai khối Inception tiếp tục xử lý tensor kích thước 40×32 nhằm trích xuất các đặc trưng phân biệt cao cấp của tín hiệu ECG. Sau đó, lớp Global Average Pooling được sử dụng để tính giá trị trung bình trên toàn bộ chiều thời gian của từng kênh đặc trưng. Nhờ vậy, tensor kích thước 40×32 được chuyển thành vector đặc trưng kích thước 1×32 .

Cuối cùng, vector đặc trưng này được đưa vào lớp Dense gồm 5 nút đầu ra tương ứng với năm lớp nhịp tim cần phân loại. Lớp Dense thực hiện phép biến đổi tuyến tính và tạo ra các giá trị logits phục vụ cho quá trình phân loại.


Có thể nhận thấy rằng chiều dài tín hiệu giảm dần theo từng giai đoạn ($320 \rightarrow 160 \rightarrow 80 \rightarrow 40$), trong khi số lượng kênh đặc trưng tăng dần ($1 \rightarrow 8 \rightarrow 16 \rightarrow 32$). Đây là chiến lược thường được sử dụng trong các mạng học sâu, giúp giảm chi phí

tính toán ở các tầng sâu hơn đồng thời tăng khả năng biểu diễn đặc trưng của mô hình.

3.2.1.2. Khối Inception 1D-CNN

Khối Inception là thành phần quan trọng của mô hình MiniInception được sử dụng trong đề tài này. Mục tiêu chính của khối này là thực hiện trích xuất đặc trưng đa tỉ lệ (Multi-scale Feature Extraction) bằng cách xử lý tín hiệu đầu vào thông qua nhiều nhánh song song có kích thước và vùng quan sát khác nhau.

Khác với các kiến trúc CNN truyền thống chỉ sử dụng một kích thước kernel cố định cho một tầng tích chập thì khối Inception này đồng thời sử dụng nhiều nhánh khác nhau. Nhờ đó mà khối này giúp mô hình có lợi trong việc học được các đặc trưng ngắn hạn và dài hạn khác nhau của tín hiệu ECG trong cùng một thời điểm. Trong nghiên cứu này, mỗi khối Inception bao gồm 4 nhánh xử lý song song, cấu trúc chi tiết của khối Inception được trực quan hóa và trình bày như trong Hình 3.2.



Hình 3.2: Hình ảnh về khối Inception trong mạng

Đối với tín hiệu điện tâm đồ, các thành phần như sóng P phức bộ QRS và sóng T có độ rộng ở mỗi đoạn thời gian khác nhau, vì vậy việc sử dụng nhiều kích thước kernel trong cùng một khối giúp mô hình nhận biết đồng thời nhiều loại đặc trưng sinh lý của tín hiệu. Thông qua Hình 3.2 mô tả chi tiết về khối Inception trong mạng ta có thể thấy được các kernel có nhiều kích thước khác nhau trong 1 block inception, mỗi nhánh quan sát tín hiệu với một phạm vi khác nhau. Như kernel size nhỏ ($J=1$) giúp tập trung vào các biến đổi cục bộ của tín hiệu, kernel size trung bình ($J=3$ hoặc $J=5$) cho phép nhận biết các mẫu tín hiệu có độ dài trung bình, và kernel size lớn ($J=7$) có khả năng thu nhận mối quan hệ dài hạn và các hình dạng sóng ECG trải rộng theo thời gian.

Nhánh MaxPooling1D trong Inception Block cũng đóng vai trò quan trọng. MaxPooling giúp chọn ra giá trị nổi bật nhất trong một vùng lân cận, nhờ đó tăng khả năng chống nhiễu và giữ lại các đặc trưng mạnh. Sau MaxPooling, Conv1D ($J=1$) được sử dụng để biến đổi và điều chỉnh số kênh đặc trưng. Nhánh này bổ sung một cách nhìn khác so với các nhánh tích chập trực tiếp, giúp khối Inception không chỉ học đặc trưng tuyến tính theo kernel mà còn giữ lại các tín hiệu nổi bật theo cơ chế gộp cục đại.

Sau khi các nhánh hoàn thành quá trình xử lý, toàn bộ đặc trưng được ghép lại bằng lớp Concatenate. Lớp này không làm mất thông tin từ bất kỳ nhánh nào mà giữ lại toàn bộ đặc trưng đã được trích xuất ở các mức tỉ lệ khác nhau. Kết quả là mô hình thu được một tập đặc trưng phong phú và đa dạng hơn so với việc chỉ sử dụng một kernel duy nhất.

Sau Concatenate, hàm kích hoạt ReLU được áp dụng để tạo tính phi tuyến. ReLU loại bỏ các giá trị âm và giữ lại các đáp ứng dương, giúp mạng học được các quan hệ phi tuyến trong dữ liệu. Trong bài toán ECG, điều này có ý nghĩa vì sự khác biệt giữa các loại nhịp tim không chỉ phụ thuộc vào biên độ tức thời mà còn phụ thuộc vào tổ hợp phức tạp giữa hình dạng, khoảng cách và sự biến đổi theo thời gian của tín hiệu.

Một ưu điểm quan trọng khác của khối Inception là khả năng tăng hiệu quả học đặc trưng mà không làm tăng quá nhiều số lượng tham số. Thay vì sử dụng một

lớp tích chập rất lớn, mô hình phân chia quá trình xử lý thành nhiều nhánh nhỏ hoạt động song song. Nhờ đó, mạng vừa duy trì được độ chính xác cao vừa giữ được chi phí tính toán ở mức phù hợp cho việc triển khai trên FPGA.

Nhìn chung, khối Inception đóng vai trò là bộ trích xuất đặc trưng đa tỉ lệ của hệ thống. Khả năng kết hợp thông tin từ nhiều vùng quan sát khác nhau giúp mô hình nhận biết tốt hơn các đặc trưng của tín hiệu ECG, từ đó nâng cao khả năng phân loại các dạng nhịp tim khác nhau và cải thiện độ chính xác tổng thể của hệ thống.

3.2.2. Thiết kế kiến trúc phần cứng


3.2.2.1. Tổng quan về kiến trúc

Sau khi mô hình 1D-CNN InceptionNet được xây dựng và huấn luyện ở mức phần mềm, bước tiếp theo của đề tài là thiết kế kiến trúc phần cứng nhằm tăng tốc quá trình suy luận trên nền tảng FPGA. Do phần lớn khối lượng tính toán của mô hình tập trung ở các lớp tích chập một chiều, đặc biệt là các phép nhân - cộng tích lũy (Multiply-Accumulation - MAC), việc triển khai trực tiếp toàn bộ mô hình trên CPU sẽ không khai thác được hết tính song song của bài toán. Vì vậy, hệ thống được thiết kế theo hướng đồng thiết kế phần cứng/phần mềm, trong đó các phép toán nặng của mạng CNN được ánh xạ xuống phần cứng tăng tốc, còn CPU đảm nhiệm vai trò điều phối, nạp dữ liệu, nạp tham số và xử lý một số bước hậu xử lý sau cùng.

Kiến trúc tổng thể của hệ thống được tổ chức theo mô hình SoC FPGA. Trong đó, Processing System (PS) chứa CPU chạy hệ điều hành Linux và chương trình điều khiển viết bằng ngôn ngữ C. Phần Programmable Logic (PL) chứa IP ECG Accelerator, là khối phần cứng chuyên dụng được thiết kế để thực thi các lớp tính toán chính của mô hình 1D-CNN InceptionNet. Hai phần PS và PL giao tiếp với nhau thông qua AXI Mapper, cho phép CPU ghi dữ liệu đầu vào, context điều khiển, trọng số, bias và đọc kết quả đầu ra từ bộ tăng tốc.

Hình 3.3 trình bày kiến trúc IP ECG Accelerator ban đầu [14] mà nhóm đã sử dụng làm cơ sở để tham khảo. Kiến trúc là kiến trúc tổng quan được xây dựng theo hướng Mini-InceptionNet Accelerator, trong đó phần cứng tăng tốc bao gồm các

thành phần chính: Weight/Bias Memory, Context Memory, PEA Controller, Sharing Buffer Allocator (SBA) và Processing Element Array (PEA).



Hình 3.3: Minh họa kiến trúc tham khảo Mini-InceptionNet Accelerator


Kiến trúc được thể hiện ở Hình 3.3 có ưu điểm là linh hoạt và phù hợp với mô hình 1D-CNN InceptionNet do có thể hỗ trợ nhiều kích thước kernel, nhiều stride và nhiều dạng lớp khác nhau. Việc sử dụng PEA giúp tăng mức độ song song theo chiều thời gian, còn SBA giúp phân phối dữ liệu hiệu quả giữa các PE. Tuy nhiên, khi xét đến mục tiêu cải thiện hiệu năng cho đề tài này, kiến trúc một PEA vẫn còn một số giới hạn nhất định.

Hạn chế cốt lõi của kiến trúc MINA 20PE ban đầu nằm ở cơ chế xử lý lớp tích chập. Tại mỗi chu kỳ xung nhịp, hệ thống chỉ có thể tính toán song song các điểm dữ liệu trên cùng một kênh đầu ra, trong khi các kênh khác biệt buộc phải xử lý tuần tự. Ở các lớp mạng sâu, khi số lượng kênh đặc trưng (feature maps) tăng mạnh (từ 8 lên 16 và 32 kênh), hệ thống phải lặp lại liên tục chu trình đọc dữ liệu, tính toán MAC và ghi kết quả cho từng kênh. Nút thắt cổ chai này làm tăng đáng kể độ trễ suy luận.

Ngoài ra, khi mở rộng số lượng PE lên 40PE, các vấn đề liên quan đến ánh xạ dữ liệu, địa chỉ LDM, vị trí lưu trữ kết quả các nhánh Inception và context điều khiển trở nên phức tạp hơn. Các nhánh trong Inception Block có thể tạo ra nhiều vùng dữ liệu trung gian khác nhau, nếu cách bố trí dữ liệu không hợp lý sẽ dễ gây

ra khoảng trống bộ nhớ hoặc làm các lớp Add, Concatenate đọc sai vùng dữ liệu. Vì vậy, chỉ tăng số lượng PE mà không thay đổi tổ chức song song theo kênh và cách điều phối dữ liệu sẽ chưa khai thác hết tiềm năng của phần cứng.

Từ những phân tích trên, đề tài tiến hành cải tiến kiến trúc theo hướng Dual PEA nhằm tăng mức song song cho các lớp tích chập, đồng thời vẫn giữ cơ chế điều khiển bằng context và cách tổ chức bộ nhớ cục bộ phù hợp với mô hình InceptionNet. Kiến trúc hệ thống tổng quan của IP Dual PEA ở mức SoC được nhóm trình bày trong Hình 3.4 dưới đây.



Hình 3.4: Minh họa kiến trúc cải tiến Dual PEA

Hình 3.4 trình bày kiến trúc IP Dual PEA ECG Accelerator do nhóm cải tiến. Kiến trúc mới vẫn kế thừa cấu trúc tổng thể của [14] gồm Software, Processing System, AXI Mapper và IP Accelerator trong PL. Tuy nhiên, điểm cải tiến quan trọng nằm ở phần Processing Element Array, trong đó kiến trúc được mở rộng từ một PEA đơn sang cơ chế xử lý theo hai mảng PEA song song, gồm PEA 0 và PEA 1.

Trong kiến trúc cải tiến, PEA 0 đóng vai trò là mảng xử lý chính, chứa hệ thống PE có khả năng tính toán và lưu trữ dữ liệu trung gian. PEA 1 được bổ sung để hỗ trợ tính toán song song thêm một nhóm kênh đầu ra trong các lớp convolution.

Thay vì chỉ xử lý một kênh hoặc một nhóm kênh tại một thời điểm, Dual_40PE cho phép hai luồng tính toán hoạt động đồng thời: một luồng xử lý kênh chẵn và một luồng xử lý kênh lẻ. Cách tổ chức này phù hợp với đặc điểm của các lớp Conv1D trong mô hình, vì các kênh đầu ra khác nhau sử dụng cùng dữ liệu pixel đầu vào nhưng có bộ trọng số và bias khác nhau.


Sự cải tiến này giúp giải quyết hạn chế của kiến trúc một PEA ở điểm: dữ liệu pixel đầu vào có thể được tái sử dụng cho hai phép tính MAC tương ứng với hai kênh đầu ra khác nhau. Khi PEA 0 và PEA 1 cùng nhận dữ liệu từ SBA, mỗi PEA sử dụng bộ trọng số và bias riêng để tính toán kết quả cho kênh đầu ra tương ứng. Nhờ đó, mức song song không chỉ được khai thác theo chiều thời gian của tín hiệu, mà còn được mở rộng theo chiều kênh đầu ra. Đây là yếu tố quan trọng giúp tăng throughput của accelerator đối với các lớp convolution, vốn là thành phần chiếm phần lớn thời gian xử lý của mạng CNN.

Các khối có trong Hình 3.4 của kiến trúc cải tiến Dual PEA từng thành phần có trong kiến trúc có chức năng sơ bộ như sau:

- AXI Mapper là cầu nối giữa PS và IP ECG Accelerator. Thông qua AXI Mapper, CPU có thể ghi dữ liệu đầu vào vào LDM, ghi context vào CRAM, ghi trọng số vào WRAM, ghi bias vào BRAM và đọc kết quả đầu ra từ vùng nhớ của accelerator. AXI Mapper giúp ánh xạ các vùng nhớ nội bộ của IP thành các địa chỉ mà CPU có thể truy cập được trong chương trình C.
- Weight/Bias Memory: là các file lưu trữ trọng số (Weight) và độ lệch (bias) của mô hình, cung cấp các dữ liệu cần thiết cho các PE trong quá trình thực hiện phép tính (đặt biệt là MAC trong Conv1D).
- Context Memory: Lưu trữ tham số cấu hình của từng lớp CNN (ví dụ: kernel size, stride, số kênh, địa chỉ bộ nhớ nguồn/đích, chế độ tính toán,...), giúp phần cứng thực thi linh hoạt nhiều lớp khác nhau bằng cách đọc, nạp cấu hình tương ứng.
- Sharing Buffer Allocator (SBA): Thực hiện phân phối hiệu quả dữ liệu đến các PE, đảm bảo mỗi PE nhận đúng mẫu đầu vào cần thiết, đồng thời giảm truy cập bộ nhớ ngoài và tránh nghẽn dữ liệu.

- Processing Elements (PEs): Các khối xử lý chính thực hiện phép toán của mạng (MAC, cộng Residual, ReLU, MaxPooling,...) tạo ra feature map trung gian và kết quả cuối theo cấu hình được điều khiển bởi Controller.

Chu trình hoạt động của phần cứng Dual PEA đã được thực thi trên FPGA được trình bày thành lưu đồ như trong Hình 3.5.



Hình 3.5: Lưu đồ hoạt động của phần cứng

Hình 3.5 mô tả lưu đồ hoạt động của phần cứng ta có thể thấy được sau khi hệ thống được khởi tạo, dữ liệu ECG cùng các tham số trọng số và độ lệch (weight/bias) được nạp vào bộ nhớ trên chip. Bộ điều khiển (Controller) đọc các context tương ứng với từng lớp mạng và gửi yêu cầu phân bổ dữ liệu đến khối Sharing Buffer Allocator (SGB). SGB sử dụng cơ chế phân phối Round-Robin để xác định PE đích và địa chỉ lưu trữ cục bộ trước khi chuyển dữ liệu đến mảng xử

lý PEA0 và PEA1. Các PE thực hiện song song các phép toán tích chập và tích lũy (MAC) để tạo ra feature map đầu ra. Sau khi hoàn thành một output channel, hệ thống kiểm tra trạng thái thực thi; nếu chưa hoàn tất toàn bộ context thì tiếp tục cập nhật context mới và lặp lại quá trình xử lý. Khi tất cả các lớp mạng đã được thực hiện, feature map cuối cùng được ghi ra bộ nhớ và xuất kết quả phân loại.

3.2.2.2. Khối Processing Element(PE)

A. Chức năng của khối


Processing Element (PE) là phần tử xử lý cơ bản trong kiến trúc bộ tăng tốc 1D-CNN InceptionNet. Mỗi PE đảm nhiệm việc thực hiện các phép toán số học chính của mạng như nhân - cộng tích lũy (MAC), phép cộng, so sánh, ReLU và MaxPooling. Các phép toán này được lựa chọn thông qua tín hiệu cấu hình từ Controller, nhờ đó cùng một PE có thể được tái sử dụng cho nhiều loại lớp khác nhau trong mô hình CNN.

Trong kiến trúc gốc, mỗi PE được tích hợp ba thành phần chính gồm ALU, LSU và các bộ nhớ dữ liệu cục bộ LDM. ALU là khối tính toán trung tâm, thực hiện các phép toán của mạng. LSU đảm nhiệm việc đọc và ghi dữ liệu giữa LDM với đường dữ liệu nội bộ. Các LDM được sử dụng để lưu dữ liệu đầu vào, dữ liệu trung gian và kết quả của các nhánh Inception hoặc kết nối residual. Nhờ tích hợp bộ nhớ cục bộ ngay bên trong PE, hệ thống giảm được số lần truy xuất bộ nhớ ngoài và tăng khả năng tái sử dụng dữ liệu.

Trong kiến trúc Dual PEA cải tiến, khối PE được tổ chức theo hai dạng. PE trong PEA0 là PE đầy đủ, bao gồm ALU, LSU và LDM để vừa tính toán vừa lưu trữ dữ liệu. Trong khi đó, PE trong PEA1 được thiết kế theo dạng PE lite, chủ yếu giữ phần ALU để thực hiện tính toán song song cho kênh đầu ra thứ hai. Cách tổ chức này giúp tăng số phép MAC thực hiện đồng thời mà không cần nhân đôi toàn bộ bộ nhớ cục bộ, từ đó cân bằng giữa hiệu năng và tài nguyên phần cứng.

B. Sơ đồ kiến trúc

Kiến trúc chi tiết của một khối PEA được thể hiện như trong Hình 3.6.




Hình 3.6: Minh họa sơ đồ khối của PEA

Hình 3.6 thể hiện sơ đồ khối của PE trong kiến trúc Dual PEA của đề tài, sơ đồ khối này khác với PE ở [14] chỗ có thêm một khối PE_m^1 chỉ chứa ALU để tăng bộ tính toán cho kênh tiếp theo, trong khi PE_m^0 làm phép toán MAC cho kênh n thì PE_m^1 làm phép toán MAC cho $n+1$.

Các thành phần có trong khối xử lý PE trong Hình 3.6 có nhiệm vụ như sau:

- ALU (Arithmetic Logic Unit): làm khối xử lý trung tâm, hỗ trợ các phép toán như Multiply-Accumulate (MAC), phép cộng, so sánh, ReLU activation và Max Pooling nhằm phục vụ các lớp convolution và các phép xử lý đặc trưng trong mạng CNN. Hình dưới đây thể hiện các khối tính toán có trong ALU.



Hình 3.7: Minh họa bên trong khối ALU

Hình 3.7 thể hiện các phép toán tính toán có trong ALU cần thiết cho mạng 1D-CNN InceptionNet, hỗ trợ MAC, phép cộng, hàm kích hoạt ReLU, mà Maxpooling. Với các đầu vào là Weight, Bias, Pixel được điều hướng qua MUX để cấu hình linh hoạt, các phép toán này được điều khiển bởi tín hiệu CFG_ALU, cho phép ALU thích ứng linh hoạt với yêu cầu tính toán khác nhau.

- LDM (Local Data Memory): Bộ nhớ lưu trữ các dữ liệu tính toán mà không phụ thuộc vào bộ nhớ ngoài, làm giảm hiện tượng bottleneck, vai trò bộ nhớ này cũng khá giống bộ nhớ Cache. LDM 3 được sử dụng cho phép cộng residual, nơi lưu trữ pixel ngõ vào (X) và dùng để thực hiện phép cộng với F(X). Các LDM còn lại dùng để phục vụ cho việc tính toán song song của khối Inception, lưu trữ output ngõ ra ở các lớp.
- Load/Store Unit: chịu trách nhiệm truyền dữ liệu giữa các LDM và internal data bus, đồng thời sử dụng cơ chế routing có thể cấu hình để tối ưu hóa truy cập bộ nhớ và luồng dữ liệu bên trong PE.

C. Input/Output và đường dữ liệu

Để hiểu chi tiết hơn về các chức năng của các chân dữ liệu trong khối PE, nhóm đề tài đã tổng hợp và liệt kê các chân input và output được trình bày trong Bảng 3.2.

Bảng 3. 2 Các chân tín hiệu của khối PE

Tín hiệu Input			
Tín hiệu	Độ rộng (bit)	Nguồn	Mô tả
Weight	16	WRAM	Đưa Weight vào PE
Pixel 0	16	SBA	Dữ liệu tính toán đầu vào
Pixel 1	16	SBA	Dữ liệu tính toán đầu vào
Pixel 2	16	SBA	Dữ liệu tính toán đầu vào
Bias	16	BRAM	Đưa Bias vào PE
Tín hiệu Output			
Tín hiệu	Độ rộng (bit)	Đích	Mô tả
Pixel 0	16	SBA	Dữ liệu để tính toán lớp Conv tiếp theo
Pixel 1	16	SBA	Dữ liệu để tính toán lớp Conv tiếp theo

Bảng 3.2 đã liệt kê chi tiết các chân input và output của khối xử lý PE gồm các tín hiệu đầu vào cần thiết là weight và bias được cung cấp từ bộ nhớ WRAM và BRAM, các đầu vào pixel của các điểm dữ liệu được phân phát bởi khối SBA, đầu ra được tính toán và quay trở lại đầu vào khác của SBA để lấy dữ liệu này tính toán các lớp Conv tiếp theo.

D. Hoạt động của khối

Hoạt động của PE được điều khiển bởi Controller thông qua các tín hiệu cấu hình tương ứng với từng context trong CRAM. Ở mỗi context, Controller xác định loại phép toán cần thực hiện, địa chỉ đọc dữ liệu, địa chỉ ghi dữ liệu, nguồn trọng số, nguồn bias và chế độ hoạt động của ALU. Dựa trên các tín hiệu này, PE lựa chọn dữ liệu đầu vào phù hợp thông qua các MUX và thực hiện phép toán tương ứng.

Đối với lớp Conv1D, dữ liệu pixel được đọc từ LDM và phân phối đến các PE thông qua SBA. Mỗi PE nhận pixel đầu vào, trọng số và bias tương ứng, sau đó ALU thực hiện phép MAC để tính một phần kết quả đầu ra. Các PE trong cùng một PEA hoạt động song song trên các vị trí khác nhau của tín hiệu ECG, nhờ đó nhiều điểm đầu ra được tính đồng thời. Khi vòng lặp theo kernel và kênh đầu vào kết thúc, bias được cộng vào kết quả tích lũy và dữ liệu đầu ra được ghi trở lại LDM.

Đối với các lớp MaxPooling, PE không thực hiện phép nhân mà chuyển sang chế độ so sánh. ALU lần lượt so sánh các giá trị trong cửa sổ pooling và giữ lại giá trị lớn nhất. Đối với phép Add trong residual connection, PE đọc hai nguồn dữ liệu tương ứng với nhánh chính và nhánh tắt, sau đó ALU thực hiện phép cộng để tạo đầu ra cuối của stage. Với ReLU, giá trị âm được đưa về 0, còn giá trị dương được giữ nguyên.

Trong kiến trúc Dual PEA, hoạt động của PE được mở rộng theo cơ chế hai luồng song song. PE đầy đủ ở PEA0 xử lý một kênh đầu ra và quản lý dữ liệu trong LDM, trong khi PE lite ở PEA1 sử dụng cùng dữ liệu pixel đầu vào nhưng dùng trọng số và bias khác để tính kênh đầu ra kế tiếp. Sau khi tính toán, kết quả của PEA0 và PEA1 được ghi về vùng nhớ tương ứng để phục vụ các lớp sau. Cách hoạt động này cho phép phần cứng khai thác đồng thời tính song song theo vị trí thời gian và theo kênh đầu ra.

Tóm lại, PE hoạt động như một đơn vị tính toán cấu hình được. Tùy theo context điều khiển, PE có thể thực hiện MAC cho convolution, so sánh cho MaxPooling, cộng cho residual connection hoặc ReLU cho kích hoạt. Việc kết hợp PE đầy đủ và PE lite trong kiến trúc Dual PEA giúp tăng khả năng xử lý song song nhưng vẫn hạn chế việc tăng tài nguyên bộ nhớ.

3.2.2.3. Khối Sharing Buffer Allocator (SBA)

A. Chức năng


Khối Sharing Buffer Allocator (SBA) đóng vai trò cốt lõi trong việc quản lý luồng dữ liệu và tối ưu hóa hiệu năng tính toán song song của hệ thống với các chức năng chính:

- Phân phối dữ liệu song song: Định tuyến và truyền dữ liệu điểm ảnh (pixel) từ bộ nhớ chia sẻ đến mảng phần tử xử lý (PE Array), phục vụ trực tiếp cho các tác vụ tính toán song song tại các lớp tích chập (convolution), gộp (pooling) và cộng (addition).
- Tái sử dụng dữ liệu tối ưu: Sử dụng hệ thống bộ chọn kênh (Multiplexer - MUX) để định tuyến dòng dữ liệu, cho phép các phần tử PE chia sẻ và tái sử dụng giá trị pixel trong các vùng cửa sổ trượt chồng lấn (kernel overlap), từ đó giảm thiểu tối đa tần suất truy xuất bộ nhớ trực chính.

Tuy nhiên, để đáp ứng toàn diện kiến trúc song song đa kênh của cấu trúc Dual PEA mới, mô hình định tuyến dữ liệu này đã được cải tiến. Khối SBA không chỉ thừa hưởng khả năng quản lý linh hoạt từ SBA cũ mà còn mở rộng băng thông phân phối, cho phép quảng bá (broadcast) đồng thời dòng dữ liệu điểm ảnh dùng chung sang cả hai cụm mảng phần tử xử lý (PEA 0 và PEA 1) trong cùng một chu kỳ xung nhịp, mở ra giải pháp tối ưu hóa thông lượng xử lý đa kênh sẽ được trình bày chi tiết trong phần tiếp theo.

B. Sơ đồ kiến trúc

Cấu trúc chi tiết của khối SBA được nhóm đề tài trực quan hóa và trình bày như trong Hình 3.8.



Hình 3.8: Sơ đồ khối của SBA

Sơ đồ khối SBA thể hiện trong Hình 3.8 có thể thấy được có thêm một dãy PEA khác so với sơ đồ khối của [14], theo hình có thể thấy PE_m^0 và PE_m^1 đều nhận dữ liệu Pixel đầu vào là giống nhau, nên việc phân bổ dữ liệu Pixel cho các PE theo mảng này thuận tiện khi thay đổi kiến trúc thì việc đưa dữ liệu đến các PE này không thay đổi.

Các khối MUX đóng vai trò lựa chọn dữ liệu pixel phù hợp cho từng PE dựa trên tín hiệu điều khiển từ Controller. Cơ chế này cho phép các PE nhận linh hoạt dữ liệu cần thiết cho từng vị trí kernel, đồng thời hỗ trợ tái sử dụng dữ liệu trong các phép tính overlap convolution.

C. Input/Output và đường dữ liệu

SBA nhận dữ liệu pixel đầu vào từ các PE thông qua các đường dữ liệu như Pixel 0 và Pixel 1. Các dữ liệu này được sử dụng làm đầu vào cho các phép tính convolution, pooling và addition trong các PE.

Các tín hiệu từ Control bus điều khiển SBA định tuyến dữ liệu linh hoạt tùy theo vị trí kernel và kiểu layer đang thực hiện.

Dữ liệu pixel sau khi được chọn sẽ được phân phối đến các Processing Element (PE) nhằm hỗ trợ tính toán song song giữa nhiều PE. Cơ chế này giúp các PE có thể đồng thời xử lý nhiều vị trí output khác nhau trong mạng CNN.

D. Hoạt động của khối

Quy trình vận hành của khối Sharing Buffer Allocator (SBA) được phân tách thành hai giai đoạn rõ rệt, bảo đảm sự phối hợp đồng bộ và chính xác giữa khối điều khiển (Controller) và mảng phần tử xử lý (PE Array):

- **Giai đoạn khởi tạo (Reset):** Khi tín hiệu tái lập hệ thống được kích hoạt (), khối SBA lập tức đưa toàn bộ các tín hiệu điều khiển nội bộ và đường truyền dữ liệu về trạng thái thiết lập mặc định ban đầu. Ngay khi hệ thống bắt đầu vận hành, SBA sẵn sàng tiếp nhận dòng dữ liệu điểm ảnh (pixel) từ các phần tử PE và các lệnh cấu hình luồng từ khối Controller.
- **Giai đoạn thực thi bình thường (Normal Operation):** Tại mỗi chu kỳ xung nhịp (clock cycle), luồng dữ liệu qua khối SBA được xử lý tuần hoàn tự theo các bước sau:
 - **Điều phối lệnh:** Khối Controller gửi tín hiệu cấu hình để định hướng và xác định chính xác dòng pixel cần thiết cho từng phần tử PE.
 - **Truy xuất ngõ vào:** Dữ liệu đặc trưng (pixel) được nạp đồng thời từ bộ nhớ lưu trữ cục bộ của các phần tử PE vào khối SBA.
 - **Lựa chọn theo cửa sổ trượt:** Hệ thống các bộ MUX nội bộ bên trong SBA tiến hành sàng lọc và trích xuất dữ liệu dựa trên vị trí hiện tại của cửa sổ trượt (kernel position).
 - **Phân phối và Tính toán:** SBA phân phối dòng dữ liệu pixel đã chọn đến mảng PE để thực hiện song song các tác vụ tích chập (convolution), gộp (pooling) hoặc cộng (addition).
 - **Tái phân hồi luồng đặc trưng:** Các giá trị sau khi được PE tính toán xong sẽ được cập nhật ngược lại hệ thống lưu trữ để khối SBA tiếp tục xoay vòng phân phối, phục vụ trực tiếp cho các lớp tính chập kế tiếp.

3.2.2.4. Khối Controller


A. Chức năng

Khối Controller đóng vai trò trung tâm điều khiển cốt lõi trong toàn bộ kiến trúc phần cứng, chịu trách nhiệm điều phối và đồng bộ hóa mọi hoạt động vận hành của hệ thống:

- Quản lý bộ nhớ và tham số: Điều khiển các khối bộ nhớ WRAM và BRAM để nạp chính xác các thông số trọng số (weight) và độ lệch (bias) của mô hình đến mảng phân tử xử lý (PE).
- Giám sát thực thi thuật toán: Điều phối chu trình và các chế độ tính toán nội bộ của mảng PE, đảm bảo quá trình xử lý phần cứng tuân thủ nghiêm ngặt theo cấu trúc mô hình CNN đã thiết lập.
- Điều phối luồng dữ liệu: Chỉ huy khối SBA định tuyến và phân phối chính xác dữ liệu điểm ảnh giữa các PE nhằm tối ưu hóa hiệu năng và thông lượng tính toán.

B. Sơ đồ kiến trúc

Thực tế các chân input/output của khối Controller rất nhiều nhưng nhóm đã tổng hợp và rút ngắn lại để có thể dễ quan sát hơn, Hình 3.9 dưới đây là tổng quan khối Controller có trong đề tài.



Hình 3.9: Sơ đồ của khối Controller

Dựa theo sơ đồ khối của Controller trong Hình 3.9, có thể thấy được khối điều khiển này điều khiển rất nhiều các thành phần quan trọng như các bộ nhớ dữ liệu đầu vào, khối phân bổ PE là SBA và điều khiển các khối PE xử lý tính toán. Nhóm

đã tổng hợp và liệt kê lại các chân tín hiệu input của khối Controller thành Bảng 3.3.

Bảng 3. 3: Các tín hiệu Input của khối Controller

Tín hiệu	Độ rộng (bit)	Nguồn	Mô tả
CLK	1	Hệ thống	Tín hiệu xung clock
RST	1	Hệ thống	Điều khiển
CTX_in	32	CRAM	Dữ liệu cấu hình lớp hiện tại
CTX_Max_addr_in	6	Hệ thống	Địa chỉ biên lớn nhất của tập lệnh context trong CRAM
Start_in	1	Hệ thống	Tín hiệu bắt đầu tính toán

Giải thích các tín hiệu Output của khối Controller

- Control CRAM bus: Các tín hiệu điều khiển CRAM
- Control WRAM bus: Các tín hiệu điều khiển WRAM
- Control BRAM bus: Các tín hiệu điều khiển BRAM
- Control SBA bus: Các tín hiệu điều khiển SBA
- Control PEs bus: Các tín hiệu điều khiển PE
- Complete out: Tín hiệu báo xử lý hoàn thành

C. Hoạt động của khối

Chu trình vận hành của khối Controller được phân tách thành ba giai đoạn đồng bộ, đảm bảo tính chính xác tuyệt đối trong việc điều phối toàn bộ hệ thống tăng tốc:

- Giai đoạn khởi tạo và kích hoạt (Initialization & Activation):
 - Khi tín hiệu tái lập hệ thống được kích hoạt ($\$RST = 0\$$), khối Controller lập tức đưa toàn bộ các bộ đếm vòng lặp, thanh ghi địa chỉ và hệ thống tín hiệu điều khiển nội bộ về trạng thái mặc định ban đầu. Hệ thống sẽ duy trì ở trạng thái chờ (Idle) nhằm tiết kiệm năng lượng cho đến khi nhận được tín hiệu kích hoạt (start_in).

- Ngay khi nhận lệnh khởi động từ hệ thống, Controller tiến hành đọc thông tin cấu hình phần cứng của lớp mạng (layer) từ bộ nhớ ngữ cảnh (Context Memory / CRAM), thiết lập các trạng thái điều khiển tương ứng và chuyển toàn mạch sang chế độ thực thi tính toán.
- Giai đoạn thực thi bình thường (Normal Operation):
 - Trong suốt chu trình xử lý của lớp mạng, Controller liên tục thực hiện chuỗi nhiệm vụ điều phối cốt lõi bao gồm:
 - Giải mã cấu hình lớp mạng: Phân tích các thông số cấu hình phần cứng được nạp từ bộ nhớ context bao gồm loại phép toán (Tích chập, Gộp, Cộng), kích thước nhân (\$J\$), bước trượt (stride), cấu trúc đệm (padding) và phân vùng không gian bộ nhớ sử dụng.
 - Điều khiển mảng tính toán: Phát các tín hiệu cấu hình để kích hoạt và dẫn dắt các phần tử xử lý (PE) thực hiện chính xác các phép toán CNN tương ứng (convolution, pooling, addition).
 - Sinh địa chỉ bộ nhớ: Tự động tính toán và phát sinh địa chỉ truy xuất đồng thời cho các vùng lưu trữ dữ liệu cục bộ (LDM), bộ nhớ trọng số (WRAM) và bộ nhớ độ lệch (BRAM).
 - Điều phối phân phối dữ liệu: Chỉ huy bộ định tuyến dữ liệu (SBA/SGB) để chuyển giao các pixel đầu vào đến đúng ngõ vào của từng PE theo chu kỳ xung nhịp.
 - Quản lý thứ tự vòng lặp: Giám sát hệ thống bộ đếm phần cứng nhằm kiểm soát chặt chẽ thứ tự thực thi của các vòng lặp theo kênh đầu vào/đầu ra (channel), tọa độ nhân (kernel) và vị trí điểm ảnh ngõ ra (output position).
 - Kiểm soát ghi kết quả: Điều khiển khối Load/Store Unit (LSU) để quản lý quá trình lưu trữ ngược các giá trị đặc trưng ngõ ra vào hệ thống bộ nhớ cục bộ một cách tuần tự.
 - Xử lý biên và trượt: Duy trì và hỗ trợ chính xác các cơ chế dịch chuyển bước trượt và bù điền pixel đệm (padding) để dữ liệu đầu vào luôn khớp với quy cách tính toán đặc thù của từng lớp mạng.

- Giai đoạn hoàn tất xử lý (Execution Completion):
 - Khi các bộ đếm vòng lặp báo hiệu đã hoàn thành tác vụ của một lớp mạng hiện tại, Controller sẽ phát tín hiệu thông báo kết thúc (layer_done_out), đồng thời chuyển đổi con trỏ địa chỉ để đọc tập lệnh cấu hình cho lớp mạng kế tiếp.
 - Sau khi toàn bộ các lớp mạng trong cấu trúc CNN được xử lý hoàn chỉnh, Controller phát tín hiệu kết thúc toàn bộ chương trình (complete_out) và đưa hệ thống quay trở lại trạng thái chờ ban đầu để sẵn sàng cho chu trình suy luận tiếp theo.

3.2.2.5. Các khối bộ nhớ (CRAM, BRAM, WRAM)

A. Wram/Bram


- Chức năng

Weight RAM (WRAM) có chức năng lưu trữ các trọng số (weight) của mạng CNN phục vụ cho quá trình tính toán convolution. Controller sẽ sinh địa chỉ truy cập để đọc các weight tương ứng với từng kernel và gửi đến các PE trong quá trình thực hiện MAC operation. WRAM được thiết kế dùng chung cho nhiều PE, giúp giảm tài nguyên phần cứng và đơn giản hóa việc quản lý bộ nhớ weight. Trong mỗi chu kỳ tính toán, tất cả PE có thể sử dụng cùng một weight để thực hiện xử lý song song.

Bias RAM (BRAM) có chức năng lưu trữ các giá trị bias của từng output channel trong mạng CNN. Các giá trị bias sẽ được đưa vào PE và cộng với kết quả convolution sau quá trình MAC computation. BRAM hỗ trợ việc truy cập bias theo từng layer và từng output feature map, giúp đảm bảo quá trình tính toán neural network được thực hiện chính xác và đồng bộ với dữ liệu weight và pixel đầu vào.

- Sơ đồ khối

Hình 3.10 dưới đây là kiến trúc chi tiết của khối bộ nhớ WRAM và BRAM.



Hình 3.10: Sơ đồ khối bộ nhớ WRAM và BRAM

Dựa theo Hình 3.10 các khối bộ nhớ được thiết kế dưới dạng RAM hai cổng (Dual-Port RAM) nhằm tối ưu hóa băng thông thông qua hai kênh truy cập hoàn toàn độc lập. Cấu trúc này cho phép hệ thống phân tách minh bạch hai tác vụ cốt lõi: cổng thứ nhất (Port A) kết nối trực tiếp với mạch giao tiếp AXI để tiếp nhận dữ liệu cấu hình các lớp mạng được nạp từ hệ thống xử lý (Processing System), trong khi cổng thứ hai (Port B) cấp quyền riêng cho khối Controller đọc và giải mã ngữ cảnh (context) liên tục trong suốt chu trình thực thi tính toán. Thiết kế này giúp triệt tiêu hoàn toàn hiện tượng tranh chấp tài nguyên bộ nhớ (memory contention), đồng thời đảm bảo tính liên tục cho luồng xử lý của bộ tăng tốc.

Bảng 3.4 dưới đây là bảng tổng hợp các tín hiệu input và output của các khối bộ nhớ và giải thích chi tiết chức năng của khối bộ nhớ này.

Bảng 3. 4: Chi tiết các tín hiệu của khối bộ nhớ WRAM và BRAM

Tín hiệu ngõ vào			
Tín hiệu	Độ rộng (bit)	Nguồn	Mô tả
clka/clkb	1	Hệ thống	Tín hiệu xung clock
ena	1	Hệ thống	Tín hiệu cho phép Port A
wea	1	Hệ thống	Tín hiệu cho phép ghi Port A
addra	13	Hệ thống	Đường địa chỉ Port A
dina	32	Hệ thống	Đường dữ liệu vào Port A
enb	1	Controller	Tín hiệu cho phép Port B
web	1	Controller	Tín hiệu cho phép ghi Port B
addrb	13	Controller	Đường địa chỉ Port B
dinb	32	Không nối	Đường dữ liệu vào Port B
Tín hiệu ngõ ra			
Tín hiệu	Độ rộng (bit)	Đích	Mô tả
douta/doutb	32	PEs	Đường dữ liệu ra

- Hoạt động của WRAM

Khởi động: Khi hệ thống được reset, địa chỉ truy cập của WRAM được đưa về giá trị ban đầu và WRAM ở trạng thái chờ.

Hoạt động bình thường: Trong quá trình thực thi, Controller sinh địa chỉ để truy cập các weight tương ứng với từng kernel và từng channel đầu vào.

- WRAM đọc dữ liệu weight theo thứ tự tính toán của convolution.
- Các giá trị weight được gửi đến các PE để thực hiện phép nhân và cộng tích lũy (MAC).
- Khi chuyển sang kernel hoặc output channel mới, địa chỉ truy cập weight sẽ được cập nhật tương ứng.
- Một weight có thể được sử dụng đồng thời bởi nhiều PE nhằm hỗ trợ tính toán song song và giảm tài nguyên phần cứng.

- Hoạt động của BRAM

Khởi động: Khi reset được kích hoạt, địa chỉ truy cập của BRAM được đưa về trạng thái ban đầu và BRAM ở chế độ chờ.

Hoạt động bình thường: Trong quá trình tính toán convolution, Controller điều khiển việc đọc dữ liệu bias tương ứng với từng output channel.

- BRAM cung cấp giá trị bias cho các PE sau khi quá trình MAC hoàn thành.
- Giá trị bias được cộng với kết quả convolution để tạo ra output cuối cùng của layer.
- Khi chuyển sang output feature map mới, địa chỉ truy cập bias sẽ được cập nhật tương ứng.
- Quá trình đọc bias được đồng bộ với dữ liệu weight và pixel nhằm đảm bảo tính chính xác trong quá trình xử lý neural network.

B. CRAM


- Chức năng

- CRAM là bộ nhớ dùng để lưu trữ các lệnh cấu hình, hay còn gọi là context, phục vụ cho quá trình điều khiển hoạt động của bộ tăng tốc.
- Trong kiến trúc phần cứng, CRAM tương ứng với khối Context Memory, có nhiệm vụ cung cấp thông tin điều khiển cho PEA Controller. Các context này quy định lớp mạng cần thực hiện, chế độ tính toán, địa chỉ đọc/ghi dữ liệu và các tham số cần thiết để điều khiển luồng xử lý của phần cứng.
- CRAM cũng được cấu tạo tương tự như WRAM và BRAM.

- Hoạt động của khối

CRAM được nạp sẵn các context trước khi hệ thống bắt đầu chạy mạng. Khi bộ tăng tốc hoạt động, PEA Controller đọc lần lượt các context từ CRAM để tạo ra các tín hiệu điều khiển tương ứng cho từng bước xử lý. Nhờ đó, phần cứng không cần cố định toàn bộ trình tự điều khiển trong logic cứng, mà có thể hoạt động dựa trên các word cấu hình được lưu trong bộ nhớ.

Mỗi dòng trong CRAM là một context word 32-bit dùng để điều khiển hoạt động của Controller. Context này được chia thành nhiều trường nhỏ như padding, số vòng lặp theo các chiều n, y, k, j, cấu hình ALU, stride, LDM nguồn, LDM đích và địa chỉ bắt đầu khi lưu dữ liệu. Hình 3.11 dưới đây là về phân vùng lệnh trên một dòng 32 bit.



Hình 3. 11: Hình ảnh về phân vùng lệnh lên một dòng CRAM

Theo Hình 3.11 đã minh họa về phân vùng tập lệnh của 1 dòng CRAM trong file bộ nhớ, để hiểu rõ hơn về phân vùng này, chúng ta hãy cùng đi đến một ví dụ dễ hiểu dưới đây:

Ví dụ về mã đầu tiên trong CRAM là 8fc1acc0, được giải mã theo giá trị nhị phân là:

8fc1acc0 = 1000 1111 1100 0001 1010 1100 1100 0000

Bảng 3.5 là bảng giải mã theo các trường bit

Bảng 3. 5: Giải mã phân vùng lệnh CRAM

Trường	Bit	Giá trị nhị phân	Nhận xét
Pad	[31:30]	10	Padding = 2
N	[29:25]	00111	Bộ đếm n_count chạy đến 7
Y	[24:22]	111	Bộ đếm y_count chạy đến 7
K	[21:17]	00000	đếm k_count chạy đến 0
J	[16:14]	110	Bộ đếm j_count chạy đến 6
CFG	[13:11]	101	Cấu hình ALU; 2 bit thấp là 01, tương ứng EXE_MAC
Stride	[10]	1	Stride được bật theo mã hóa của Controller
Source_LDM	[9:8]	00	Đọc từ LDM 0
Destination_LDM	[7:6]	11	Ghi về LDM 3
Starting_address_LDM	[5:0]	000000	Địa chỉ bắt đầu là 0

Từ Bảng 3.5 giải mã phân vùng lệnh CRAM ta có thể thấy được context 8fc1acc0 sau khi chuyển sang nhị phân sẽ được Controller tách thành các trường điều khiển tương ứng. Với context này, các trường được giải mã gồm pad = 2, n = 7, y = 7, k = 0, j = 6, CFG = 5, stride = 1, source_LDM = 0, destination_LDM = 3 và starting_address_LDM = 0. Trong đó, hai bit thấp của CFG tương ứng với chế độ MAC, cho biết context này điều khiển phần cứng thực hiện phép tính nhân tích lũy. Cách tổ chức CRAM dưới dạng các context word giúp Controller có thể tuần tự đọc và phát sinh tín hiệu điều khiển cho từng lớp mạng mà không cần cố định toàn bộ luồng điều khiển bằng logic cứng.

CHƯƠNG 4: KẾT QUẢ VÀ ĐÁNH GIÁ

4.1. GIỚI THIỆU NỘI DUNG ĐÁNH GIÁ

Chương này trình bày kết quả kiểm tra và đánh giá thiết kế bộ tăng tốc ECG 1D-CNN InceptionNet trên nền tảng FPGA. Mục tiêu chính của chương là xác minh tính đúng đắn chức năng của thiết kế và đánh giá mức độ sử dụng tài nguyên phần cứng sau khi tổng hợp bằng Vivado.

Nội dung đánh giá được chia thành hai nhóm chính, nhóm thứ nhất là kiểm tra chức năng thông qua mô phỏng RTL bằng các testbench đã xây dựng, nhóm thứ hai là đánh giá các thông số phần cứng sau quá trình synthesis và implementation.

Trong phần kiểm tra chức năng, đề tài sử dụng hai testbench chính là TB_ALU và TB_CNN_1D_Core. Testbench TB_ALU được dùng để kiểm tra hoạt động của khối tính toán số học và logic bên trong thiết kế. Đây là khối thực hiện các phép toán cơ bản phục vụ cho quá trình xử lý dữ liệu của mạng 1D-CNN InceptionNet. Việc kiểm tra riêng TB_ALU giúp đảm bảo khối tính toán nền tảng hoạt động đúng trước khi tích hợp vào hệ thống lớn hơn. Testbench TB_CNN_1D_Core được dùng để kiểm tra hoạt động tổng thể của lõi CNN 1D. Testbench này đánh giá quá trình xử lý dữ liệu đầu vào, tính toán qua các lớp mạng và tạo dữ liệu đầu ra. Kết quả mô phỏng được so sánh với dữ liệu tham chiếu hoặc golden output để xác định độ đúng của thiết kế, nếu output của RTL trùng khớp với golden output, thiết kế được xem là đạt yêu cầu về mặt chức năng.

Bên cạnh kiểm tra chức năng, chương này còn đánh giá tài nguyên phần cứng của thiết kế. Các thông số được xem xét gồm LUT, FF, timing và power. Trong đó, LUT và FF phản ánh mức sử dụng tài nguyên logic của FPGA. Kết quả timing được sử dụng để đánh giá khả năng đáp ứng tần số hoạt động của thiết kế. Nếu thiết kế đạt timing, mạch có thể hoạt động ổn định ở tần số clock đã đặt ra. Kết quả power cho biết công suất tiêu thụ ước lượng của hệ thống sau implementation.

4.2. MÔI TRƯỜNG MÔ PHỎNG VÀ PHƯƠNG PHÁP KIỂM TRA

4.2.1. Môi trường mô phỏng

Nhóm thực hiện mô phỏng trên môi trường liệt kê trong Bảng 4.1:

Bảng 4. 1 Môi trường mô phỏng thiết kế

Thành phần	Cấu hình sử dụng
Công cụ	Xilinx Vivado Design Suite 2022.2
Simulator	Vivado Simulator (xsim)
Target FPGA	KV260
Tần số clock mô phỏng	100 MHz
Ngôn ngữ testbench	Verilog HDL

4.2.2. Phương pháp kiểm tra

Phương pháp kiểm tra được xây dựng nhằm xác minh tính đúng đắn của thiết kế ở hai mức: kiểm tra riêng khối tính toán ALU và kiểm tra tổng thể lõi CNN_1D_Core. Việc sử dụng testbench giúp quá trình mô phỏng có thể lặp lại, tự động cấp dữ liệu đầu vào, quan sát đầu ra và kiểm tra tính đúng sai của thiết kế. Theo tài liệu Vivado Logic Simulation, testbench có thể dùng để khởi tạo thiết kế, tạo stimulus, giám sát output và kiểm tra tính đúng đắn chức năng của mạch.

Đối với khối ALU, phương pháp kiểm tra được thực hiện bằng cách cấp lần lượt các bộ dữ liệu đầu vào tương ứng với từng cấu hình phép toán. Các phép toán được kiểm tra bao gồm phép cộng, phép nhân tích lũy và phép lấy giá trị lớn nhất. Trong quá trình mô phỏng, testbench sử dụng lệnh hiển thị trên console để in ra tên phép toán đang kiểm tra, giá trị cấu hình ALU, dữ liệu đầu vào, kết quả mong đợi và kết quả thực tế từ RTL. Sau đó, testbench tự động so sánh kết quả thực tế với kết quả dự kiến và in ra trạng thái PASS hoặc FAIL. Cách kiểm tra này giúp việc quan sát kết quả trở nên trực quan hơn, đồng thời thuận tiện khi đưa log mô phỏng vào báo cáo.

Đối với TB_CNN_1D_Core, phương pháp kiểm tra được thực hiện ở mức toàn bộ lõi CNN 1D. Testbench sẽ mô phỏng quá trình chạy hết mạng bằng cách nạp trước các dữ liệu cần thiết vào các bộ nhớ của hệ thống, bao gồm CRAM, BRAM và WRAM. Trong đó, các bộ nhớ này được sử dụng để lưu trữ dữ liệu điều khiển, dữ liệu trung gian và trọng số phục vụ cho quá trình tính toán của mạng. Sau khi dữ liệu được nạp, testbench kích hoạt lõi CNN_1D_Core để thực hiện quá trình suy luận theo đúng luồng xử lý phần cứng.

Khi quá trình mô phỏng kết thúc, kết quả đầu ra của lõi CNN_1D_Core được ghi ra một file dạng text. File output này sau đó được sử dụng để so sánh với golden output được tạo từ chương trình C++. Golden output đóng vai trò là kết quả tham chiếu, phản ánh kết quả đúng theo mô hình phần mềm. Nếu dữ liệu do RTL sinh ra trùng khớp với golden output, thiết kế được xem là hoạt động đúng về mặt chức năng. Ngược lại, nếu có sai lệch giữa hai file, các vị trí sai khác sẽ được dùng để xác định lỗi trong quá trình xử lý dữ liệu, cấu hình lớp mạng hoặc truy xuất bộ nhớ.

Như vậy, phương pháp kiểm tra trong đề tài kết hợp giữa kiểm tra cục bộ và kiểm tra toàn hệ thống. Kiểm tra ALU giúp xác nhận độ đúng của khối tính toán cơ bản, trong khi kiểm tra CNN_1D_Core giúp xác minh khả năng phối hợp giữa các bộ nhớ, bộ điều khiển và lõi tính toán khi chạy toàn bộ mạng 1D-CNN InceptionNet. Cách tiếp cận này giúp đánh giá thiết kế một cách có hệ thống, từ từng module riêng lẻ đến toàn bộ kiến trúc phần cứng.

4.3. KẾT QUẢ KIỂM TRA CHỨC NĂNG

4.3.1. Kiểm tra chức năng của ALU

Khối ALU được kiểm tra chức năng bằng testbench ALU_TB.v trên môi trường Vivado Simulator. Quá trình mô phỏng được thực hiện ở mức RTL, với clock 100 MHz tương ứng chu kỳ 10 ns. Kết quả kiểm tra được in trực tiếp ra Tcl Console bằng các thông báo trong testbench, giúp quan sát nhanh phép toán đang thực hiện, dữ liệu đầu vào, kết quả mong đợi, kết quả thực tế và trạng thái PASS/FAIL. Trong Vivado, cửa sổ Tcl Console và vùng message được sử dụng để quan sát thông tin trong quá trình mô phỏng; Vivado Simulator thực thi thiết kế thông qua snapshot mô phỏng bằng xsim.

Trong testbench, ba cấu hình chính của ALU được kiểm tra gồm EXE_ADD, EXE_MAC và EXE_MP. Các giá trị đầu vào được biểu diễn theo dạng số thực để dễ quan sát trong báo cáo, đồng thời testbench cũng in thêm giá trị raw và mã hex tương ứng. Việc hiển thị đồng thời ba dạng dữ liệu này giúp kiểm tra được cả ý nghĩa số học của phép toán và biểu diễn fixed-point bên trong phần cứng. Các phép toán cụ thể được trình bày trong Bảng 4.2.

Bảng 4. 2: Trình bày chi tiết các testcase của khối ALU

Lệnh	Testcase	Mô tả phép toán	Expected
EXE_ADD	$20.5 + 2.5$	Cộng hai số	23
EXE_MAC	$-20.5 * -2.5 + -1.5$	Nhân cộng tích lũy	49.75
EXE_MP	-25.5 , -18.5, -2.5	MaxPooling	-2.5

Hình 4.1 dưới đây là hình ảnh kết quả trên TCL Console Vivado hiển thị

```

SIMULATION - Behavioral Simulation - Functional - sim_ALU - ALU_tb

Tcl Console x Messages Log Intelligent Design Runs

Time resolution is 1 ps
=====
BAT DAU MO PHONG TESTBENCH ALU
Clock: 100 MHz, chu ky 10 ns
Hien thi input/output theo so thap phan, raw va hex
=====

[TEST 1] EXE_ADD: S0 + S2
ALU CFG      = 2
S0 input     = 20.500000 | raw = 1312 | hex = 0520
S1 input     = -20.500000 | raw = -1312 | hex = fae0
S2 input     = 2.500000 | raw = 160 | hex = 00a0
Expected     = 23.000000 | raw = 1472 | hex = 05c0
D0_out       = 23.000000 | raw = 1472 | hex = 05c0
Valid_out    = 1
RESULT       = PASS

[TEST 2] EXE_MAC: S0 * S1 + S2
ALU CFG      = 1
S0 input     = -20.500000 | raw = -1312 | hex = fae0
S1 input     = -2.500000 | raw = -160 | hex = ff60
S2 input     = -1.500000 | raw = -96 | hex = ffa0
Expected     = 49.750000 | raw = 3184 | hex = 0c70
D0_out       = 49.750000 | raw = 3184 | hex = 0c70
Valid_out    = 1
RESULT       = PASS

[TEST 3] EXE_MP: Max Pooling max(S0, S1, S2)
ALU CFG      = 3
S0 input     = -25.500000 | raw = -1632 | hex = f9a0
S1 input     = -18.500000 | raw = -1184 | hex = fb60
S2 input     = -2.500000 | raw = -160 | hex = ff60
Expected     = -2.500000 | raw = -160 | hex = ff60
D0_out       = -2.500000 | raw = -160 | hex = ff60
Valid_out    = 1
RESULT       = PASS

=====
KET QUA TONG HOP TESTBENCH ALU
TOTAL = 3
PASS  = 3
FAIL  = 0
FINAL RESULT: ALL TESTS PASSED
=====
$stop called at time : 365 ns : File "D:/HOC_TAP/KLTN/My_Proj/Demo_MINA_20PE_NCKH/Demo_MINA/TB/ALU_TB.v" Line 269
relaunch_sim: Time (s): cpu = 00:00:05 ; elapsed = 00:00:09 . Memory (MB): peak = 1893.832 ; gain = 1.945
Type a Tcl command here

```

Hình 4.1: Kết quả hiển thị trên TCL Console Vivado

Nhận xét kết quả: Như đã thể hiện ở Hình 4.1, tất cả các testcase đều cho ra kết quả là PASS = 3, trong đó testcase bao gồm cả số âm và số dương nên điều này có thể chứng minh rằng khối ALU hoạt động đúng với các cấu hình phép toán đã

kiểm tra, bao gồm cộng, nhân tích lũy và Max Pooling. Kết quả này là cơ sở để tiếp tục kiểm tra ở mức hệ thống đối với lõi CNN_1D_Core trong các mục tiếp theo.

4.3.2. Kiểm tra chắc năng tổng thể hệ thống mạng

Sau khi kiểm tra riêng khối ALU, đề tài tiếp tục thực hiện kiểm tra chức năng tổng thể của hệ thống thông qua testbench TB_CNN_1D_Core. Mục tiêu của bước kiểm tra này là xác minh khả năng hoạt động của toàn bộ lõi xử lý mạng 1D-CNN InceptionNet, từ quá trình nạp dữ liệu, đọc trọng số, thực hiện tính toán theo từng lớp mạng cho đến khi tạo ra kết quả đầu ra cuối cùng.

Trong quá trình mô phỏng, testbench tiến hành nạp các dữ liệu cần thiết vào các vùng nhớ của hệ thống, bao gồm CRAM, BRAM và WRAM. Các vùng nhớ này phục vụ cho việc lưu trữ cấu hình điều khiển, dữ liệu đầu vào, dữ liệu trung gian và trọng số của mạng. Sau khi hoàn tất quá trình khởi tạo bộ nhớ, tín hiệu điều khiển được cấp để lõi CNN_1D_Core bắt đầu thực hiện quá trình suy luận theo đúng trình tự đã thiết kế.

Khi quá trình mô phỏng kết thúc, dữ liệu đầu ra từ RTL được ghi ra file text. File kết quả này được sử dụng để so sánh với golden output được tạo từ chương trình C++. Golden output đóng vai trò là kết quả tham chiếu của mô hình phần mềm, giúp đánh giá mức độ đúng của thiết kế phần cứng. Việc so sánh được thực hiện trên toàn bộ dữ liệu đầu ra nhằm kiểm tra xem kết quả phần cứng có bám sát kết quả mong đợi hay không. Bảng 4.3 dưới đây là so sánh sơ bộ giữa 2 file output.txt (đầu ra của RTL) và file Output_Conv.txt (Tham chiếu Golden của mạng viết bằng code C)

Bảng 4. 3: So sánh tổng quát đầu ra giữa phần mềm và phần cứng

Số thứ tự	Output (RTL)	Output_Conv (Model in C code)
1	0305	0305
2	0349	0349
3	03f3	03f3
4	034f	034f
5	015d	015d

6	0125	0125
1274	01d7	01d7
1275	0000	0000
1276	0029	0029
1280	0395	0395

Kết quả output là minh chứng 2 file được sinh ra do RTL và Model code C được thể hiện trong Hình 4.2.

Model in C++ > gen_mem > output.txt	Model in C++ > gen_mem > Golden_ctx42_Add2D_2_hex.txt
1 0305	1 0305
2 0349	2 0349
3 03f3	3 03f3
4 034f	4 034f
5 015d	5 015d
6 0125	6 0125
7 0107	7 0107
8 01c7	8 01c7
9 026f	9 026f
10 020d	10 020d
11 01b9	11 01b9
12 016b	12 016b
13 015b	13 015b
14 01a2	14 01a2
15 01e2	15 01e2
16 0231	16 0231
17 0199	17 0199
18 0159	18 0159
19 046f	19 046f
20 03eb	20 03eb
21 01bf	21 01bf
22 07c7	22 07c7
23 0898	23 0898
24 093e	24 093e
25 0864	25 0864
26 04eb	26 04eb
27 028e	27 028e
28 025d	28 025d
29 02c8	29 02c8
30 0208	30 0208
31 0143	31 0143
32 00b6	32 00b6
33 00c8	33 00c8
34 00a7	34 00a7
35 011d	35 011d
36 0269	36 0269
37 03cb	37 03cb

Hình 4.2: Hình ảnh minh chứng hai file output được sinh ra

Từ 2 dữ kiện Bảng 4.3 và Hình 4.2 cho thấy kết quả kiểm tra output của TB_CNN_1D_Core có sự tương đồng cao với golden output từ chương trình C++. Một số vị trí có xuất hiện sai lệch nhỏ giữa hai kết quả. Tuy nhiên, sai lệch này nằm trong phạm vi có thể chấp nhận được, do quá trình tính toán trên phần cứng sử dụng biểu diễn dữ liệu cố định và có thể phát sinh sai số khi chuyển đổi kiểu dữ liệu, làm tròn hoặc cắt bit trong các phép toán trung gian. Đây là hiện tượng thường

gặp khi so sánh kết quả giữa mô hình phần mềm và thiết kế phần cứng dùng fixed-point.


Nhìn chung, kết quả mô phỏng cho thấy lõi CNN_1D_Core đã thực hiện đúng luồng xử lý của toàn bộ mạng 1D-CNN InceptionNet. Hệ thống có thể đọc dữ liệu từ bộ nhớ, thực hiện tính toán qua các lớp mạng và xuất kết quả cuối cùng đúng theo kỳ vọng. Mặc dù tồn tại sai số nhỏ do khác biệt trong biểu diễn dữ liệu, kết quả tổng thể vẫn đảm bảo độ tin cậy và phù hợp để xác nhận chức năng của thiết kế.

Qua bước kiểm tra này, có thể kết luận rằng thiết kế CNN_1D_Core hoạt động đúng về mặt chức năng ở mức hệ thống. Đây là cơ sở quan trọng để tiếp tục đánh giá các thông số phần cứng như tài nguyên sử dụng, timing, công suất tiêu thụ và hiệu năng thực thi trong các phần tiếp theo.

4.4. ĐÁNH GIÁ HIỆU NĂNG VÀ TÀI NGUYÊN PHẦN CỨNG

4.4.1. Đánh giá hiệu năng

Phần này đánh giá hiệu năng thực thi của hệ thống khi chạy mô hình ECG 1D-CNN InceptionNet trên nền tảng KV260. Các thông số được xem xét bao gồm tần số hoạt động, thời gian suy luận, thời gian xử lý trung bình trên mỗi mẫu và thông lượng xử lý. Những thông số này cho phép đánh giá khả năng đáp ứng của thiết kế khi thực hiện bài toán phân loại tín hiệu ECG trên phần cứng. Kết quả hiệu năng thực thi trực tiếp trên board KV260 được thể hiện trong Hình 4.3.



Timing Statistics (Dual-PEA 40PE):	
Total wall time	: 12.702 s
FPGA run+read time	: 11.061 s
Avg FPGA time/sample	: 0.737 ms
End-to-end avg/sample	: 0.847 ms
FPGA throughput	: 1356.1 samples/s
End-to-end throughput	: 1180.9 samples/s

Hình 4.3: Kết quả hiệu năng thực thi trực tiếp trên board KV260

Trong phạm vi thực nghiệm, hệ thống được đánh giá với tần số clock 100 MHz, tương ứng chu kỳ clock 10 ns. Tần số này phù hợp với cấu hình clock đang sử

dụng trong quá trình mô phỏng và triển khai thiết kế trên KV260. Theo Hình 4.3, kết quả đo hiệu năng cho thấy tổng thời gian thực thi chương trình đánh giá là 12.702 s đối với số mẫu là 15000 mẫu. Trong đó, thời gian thực hiện riêng phần suy luận CNN là 11.061 s. Đây là thời gian hệ thống sử dụng để xử lý toàn bộ tập dữ liệu đầu vào trong quá trình đánh giá. Từ kết quả này, thời gian xử lý trung bình cho mỗi mẫu ECG đạt 0.737 ms/sample.

Dựa trên thời gian xử lý trung bình, hệ thống đạt thông lượng 1356.1 samples/s. Điều này cho thấy thiết kế có khả năng xử lý hơn một nghìn mẫu ECG trong một giây ở tần số 100 MHz. Với bài toán phân loại tín hiệu ECG, thông lượng này cho thấy hệ thống có khả năng thực hiện suy luận với tốc độ cao, phù hợp với mục tiêu tăng tốc xử lý tín hiệu ECG bằng phần cứng. Để thấy được sự tối ưu của mô hình, nhóm đã so sánh các thông số thời gian này với mô hình gốc nhóm đã tham khảo và tổng hợp trong Bảng 4.4.

Bảng 4. 4: So sánh hiệu năng của kiến trúc đề tài

Thông số đánh giá	[14]	Đề tài này	Độ lợi
Tần số	100 MHz	100MHz	0%
Tổng thời gian thực thi	13.261 s	12.702 s	4.22%
Thời gian suy luận CNN	12.126 s	11.061 s	8.78%
Thời gian trung bình mỗi mẫu	0.808 ms/sample	0.737 ms/sample	8.79%
Throughput	1237.0 samples/s	1356.1 samples/s	9.63%

Dựa theo các thông số hiệu năng được đánh giá trong Bảng 4.4, có thể kết luận Kết quả đo thời gian kiến trúc Dual PEA có sự cải thiện về hiệu năng so với phiên bản trước. Xét trên toàn bộ vòng suy luận, tổng thời gian thực thi giảm từ 13,261 s xuống 12,702 s, tương ứng mức cải thiện khoảng 4,22%. Nếu xét riêng phần chạy accelerator và đọc dữ liệu đầu ra, thời gian xử lý giảm từ 12,126 s xuống 11,061 s, tương ứng cải thiện khoảng 8,78%. Thời gian trung bình trên mỗi mẫu giảm từ 0,808 ms xuống 0,737 ms, trong khi thông lượng FPGA tăng từ 1237,0 mẫu/giây lên 1356,1 mẫu/giây, tương ứng mức tăng khoảng 9,63%.

Sự cải thiện này cho thấy việc mở rộng kiến trúc theo hướng Dual PEA giúp tăng mức độ song song trong quá trình thực thi các lớp tính toán của mô hình 1D-CNN InceptionNet. Tuy nhiên, do thời gian thực thi toàn hệ thống còn bao gồm các thao tác phụ trợ của phần mềm như ghi dữ liệu đầu vào, đọc kết quả, hậu xử lý

và cập nhật thông kê, mức cải thiện end-to-end thấp hơn so với mức cải thiện quan sát được ở riêng phần FPGA. Vì vậy, trong báo cáo, hiệu năng của hệ thống được đánh giá theo cả hai góc nhìn: hiệu năng accelerator và hiệu năng toàn hệ thống.

Nhìn chung, kết quả hiệu năng cho thấy hệ thống có khả năng xử lý dữ liệu ECG với tốc độ ổn định. Thời gian suy luận trung bình dưới 1 ms cho mỗi mẫu cho thấy thiết kế đáp ứng tốt yêu cầu xử lý nhanh của mô hình 1D-CNN InceptionNet. Đồng thời, thông lượng đạt 1356.1 mẫu mỗi giây cho thấy lõi tăng tốc có khả năng xử lý nhiều mẫu liên tiếp trong thời gian ngắn, tạo cơ sở thuận lợi cho việc triển khai các ứng dụng phân loại ECG trên hệ thống nhúng sử dụng FPGA.

4.4.2. Đánh giá tài nguyên phần cứng

Đánh giá tài nguyên phần cứng được thể hiện rõ sau bước Implementation trên công cụ Vivado thông qua các báo cáo tích hợp sẵn. Để báo cáo diện tích phần cứng của thiết kế, các thông số tài nguyên quan trọng được sử dụng gồm LUT, FF, LUTRAM, DSP, Block RAM, BUFG, F7 Muxes và F8 Muxes. Trong đó, LUT là tài nguyên logic chính của FPGA, dùng để hiện thực các hàm tổ hợp; FF hay Flip-Flop là tài nguyên thanh ghi dùng để lưu trạng thái của mạch tuần tự; LUTRAM là dạng bộ nhớ phân tán được xây dựng từ LUT; DSP là khối phần cứng chuyên dụng cho các phép toán số học như nhân và MAC; Block RAM là bộ nhớ nhúng dung lượng lớn hơn LUTRAM, thường dùng để lưu dữ liệu, trọng số hoặc bộ đệm trung gian. BUFG là tài nguyên buffer clock toàn cục, dùng để phân phối tín hiệu clock ổn định trong toàn chip. Ngoài ra, F7 Muxes và F8 Muxes là các tài nguyên multiplexer bên trong cấu trúc logic của FPGA, hỗ trợ kết hợp nhiều LUT để xây dựng các hàm logic hoặc bộ chọn dữ liệu có kích thước lớn hơn. Các thông số này phản ánh mức độ sử dụng tài nguyên FPGA sau quá trình tổng hợp và triển khai, từ đó giúp đánh giá diện tích phần cứng và mức độ phù hợp của thiết kế đối với nền tảng KV260.

Đầu tiên, kết quả tài nguyên phần cứng mà mô hình tiêu tốn sẽ có trong report Utilization. Hình 4.4 là hình ảnh kết quả report Utilization

Name	CLB LUTs (117120)	CLB Registers (234240)	CARRY8 (14640)	F7 Muxes (58560)	CLB (14640)	LUT as Logic (117120)	LUT as Memory (57600)	Block RAM Tile (144)	DSPs (1248)	GLOBAL CLOCK BUFFERS (352)	PS8 (1)
Dual_PE_IP_wrapper	37543	19712	522	1280	6877	35887	1656	85	80	2	1
Dual_PE_IP_i (Dual_PE_IP)	37543	19712	522	1280	6877	35887	1656	85	80	2	1
axi_smc (Dual_PE_IP_axi)	7059	9457	16	0	1384	5404	1655	0	0	0	0
Dual_PE_IP_0 (Dual_PE_IP)	30473	10221	506	1280	5534	30473	0	85	80	0	0
inst (Dual_PE_IP_Dual)	30473	10120	506	1280	5528	30473	0	85	80	0	0
AXI_Interface (Dual)	30473	10120	506	1280	5528	30473	0	85	80	0	0
cnr_core (Dual)	30139	9841	484	1280	5457	30139	0	85	80	0	0
BRAM (Dual)	20	0	0	0	12	20	0	0.5	0	0	0
controller (Dual)	2286	132	4	0	913	2286	0	0	0	0	0
CRAM (Dual)	3571	0	0	1280	2054	3571	0	0.5	0	0	0
pea0_0 (Dual)	311	128	6	0	76	311	0	2	1	0	0
pea0_1 (Dual)	276	126	6	0	76	276	0	2	1	0	0
pea0_2 (Dual)	291	125	6	0	82	291	0	2	1	0	0
pea0_3 (Dual)	278	127	6	0	76	278	0	2	1	0	0
pea0_4 (Dual)	197	125	6	0	66	197	0	2	1	0	0
pea0_5 (Dual)	217	128	6	0	57	217	0	2	1	0	0
pea0_6 (Dual)	216	127	6	0	65	216	0	2	1	0	0
pea0_7 (Dual)	217	130	6	0	69	217	0	2	1	0	0
pea0_8 (Dual)	248	130	6	0	96	248	0	2	1	0	0
pea0_9 (Dual)	217	127	6	0	68	217	0	2	1	0	0
pea0_10 (Dual)	227	126	6	0	83	227	0	2	1	0	0
pea0_11 (Dual)	208	123	6	0	65	208	0	2	1	0	0
pea0_12 (Dual)	226	126	6	0	80	226	0	2	1	0	0

Hình 4.4: Hình ảnh kết quả report Utilization

Do cải tiến của đề tài có tăng số lượng phần tử tính toán là PE nên các thông số về mặt diện tích sẽ tăng lên, để hiểu rõ diện tích đã chênh lệch như thế nào thì nhóm đã tổng hợp thành bảng so sánh các thông số cơ bản trong Bảng 4.5.

Bảng 4. 5: So sánh các thông số của đề tài với kiến trúc tham khảo

		[14]		Đề tài này		So sánh
Tài nguyên	Khả dụng	Sử dụng	Tỷ lệ (%)	Sử dụng	Tỷ lệ (%)	
LUT	117120	24817	21.19	30139	25.73	-4.54%
FF	234240	16360	7	19712	8	-1%
LUTRAM	57600	7536	13	1656	3	+10%
BUFG	352	2	1	2	1	0%
F7 Muxes	58560	912	1.56	1280	2.19	-0.63%
F8 Muxes	29280	128	0.44	0	0	+0.44%
DSP	1248	0	0	80	6.41	-6.41%
Block RAM	144	0	0	85	59.03	-95.03%

Dựa trên kết quả Implementation từ phần mềm Vivado được tổng hợp trong Bảng 4.5, thiết kế Dual PEA sử dụng tài nguyên phần cứng ở mức cao hơn so với kiến trúc tham khảo, điều này phù hợp với hướng cải tiến của đề tài do kiến trúc

mới bổ sung thêm mảng xử lý PE nhằm tăng mức độ song song trong quá trình tính toán. Cụ thể, tài nguyên LUT của đề tài sử dụng 30.139 trên tổng 117.120 LUT, tương ứng 25,73%. So với kiến trúc tham khảo sử dụng 24.817 LUT, mức sử dụng LUT tăng thêm khoảng 4,54 điểm phần trăm. Sự gia tăng này chủ yếu đến từ việc bổ sung thêm phần tử xử lý, logic điều khiển, bộ chọn dữ liệu và các đường dữ liệu phục vụ cho kiến trúc Dual-PEA.

Tài nguyên FF sử dụng 19.712 trên tổng 234.240 FF, tương ứng 8%. So với kiến trúc tham khảo sử dụng 16.360 FF, mức tăng không quá lớn và vẫn còn thấp so với tổng tài nguyên khả dụng của FPGA. Điều này cho thấy mặc dù thiết kế có mở rộng thêm PE và các thanh ghi điều khiển đi kèm, phần tài nguyên tuần tự vẫn chưa tạo áp lực lớn lên FPGA.

Đối với LUTRAM, đề tài sử dụng 1.656 trên tổng 57.600, tương ứng 3%, thấp hơn so với kiến trúc tham khảo sử dụng 7.536 LUTRAM, tương ứng 13%. Kết quả này cho thấy trong thiết kế cải tiến, một phần dữ liệu lưu trữ đã được tổ chức lại theo hướng sử dụng các tài nguyên bộ nhớ chuyên dụng hơn, thay vì phụ thuộc nhiều vào bộ nhớ phân tán từ LUT. Đây là điểm có lợi vì giúp giảm áp lực lên tài nguyên LUTRAM và dành LUT cho các khối logic điều khiển, định tuyến và tính toán.

Tài nguyên BUFG sử dụng 2 trên tổng 352, tương ứng 1%, tương đương với kiến trúc tham khảo. Điều này cho thấy hệ thống clock của thiết kế vẫn được giữ ở mức đơn giản, không phát sinh thêm nhiều miền clock phức tạp dù kiến trúc đã mở rộng thêm khối xử lý.

Hai tài nguyên phụ F7 Muxes và F8 Muxes có mức sử dụng tương đối thấp. F7 Muxes sử dụng 1.280 trên tổng 58.560, tương ứng 2,19%, tăng so với mức 1,56% của kiến trúc tham khảo. Trong khi đó, F8 Muxes không được sử dụng trong đề tài này, giảm so với mức 0,44% của kiến trúc tham khảo. Điều này cho thấy việc mở rộng kiến trúc có làm tăng một phần logic chọn dữ liệu ở mức F7, nhưng chưa tạo ra áp lực đáng kể lên các tài nguyên multiplexer nội bộ của FPGA.

Đối với tài nguyên DSP, kiến trúc tham khảo không sử dụng DSP, trong khi đề tài này sử dụng 80 trên tổng 1.248 DSP, tương ứng 6,41%. Sự gia tăng này là phù

hợp với định hướng cải tiến của đề tài, do các phép toán MAC trong CNN được ánh xạ sang khối DSP chuyên dụng thay vì triển khai hoàn toàn bằng LUT. Cách tổ chức này giúp giảm áp lực cho tài nguyên logic và tận dụng tốt hơn các khối tính toán số học có sẵn trên FPGA.

Tài nguyên Block RAM sử dụng 85 trên tổng 144, tương ứng 59,03%. Đây là nhóm tài nguyên tăng đáng kể so với kiến trúc tham khảo. Nguyên nhân là thiết kế Dual-PEA 40PE cần thêm không gian lưu trữ cho dữ liệu trung gian, trọng số, bias và các bộ nhớ phục vụ quá trình điều phối dữ liệu trong kiến trúc mở rộng. Mặc dù mức sử dụng Block RAM tương đối cao, giá trị này vẫn nằm trong giới hạn tài nguyên khả dụng của FPGA.

Tổng quan, thiết kế cải tiến Dual PEA có mức sử dụng tài nguyên cao hơn so với kiến trúc tham khảo, đặc biệt ở LUT, DSP và Block RAM. Sự gia tăng này là hợp lý vì kiến trúc mới bổ sung thêm PE và mở rộng khả năng xử lý song song nhằm cải thiện hiệu năng suy luận. Ngược lại, một số tài nguyên như LUTRAM và F8 Muxes giảm so với kiến trúc gốc, cho thấy việc tổ chức lại bộ nhớ và đường dữ liệu có sự thay đổi theo hướng phù hợp hơn với thiết kế mới. Nhìn chung, mặc dù diện tích phần cứng tăng lên, thiết kế vẫn nằm trong giới hạn tài nguyên của FPGA và mức tăng tài nguyên là chấp nhận được so với mục tiêu cải thiện hiệu năng của hệ thống.

Thứ hai, kết quả timing analysis được trích xuất trong phần report timing summary, đây là phần cho thấy phần cứng có đáp ứng được các yêu cầu về timing khi đưa lên board hay không. Các thông số về timing analysis được phần mềm tổng hợp và đánh giá có trong Hình 4.5 và Hình 4.6.

Tcl Console	Messages	Log	Reports	Intelligent Design Runs	Design Runs	DRC	Power	Timing	x
Q ≡ ⏏ ↺ ↻ 📄 ● Design Timing Summary General Information Timer Settings Design Timing Summary Clock Summary (2) Methodology Summary > Check Timing (0) > Intra-Clock Paths Inter-Clock Paths > Other Path Groups > User Ignored Paths Unconstrained Paths Setup Hold Pulse Width Worst Negative Slack (WNS): 1.195 ns Worst Hold Slack (WHS): 0.010 ns Worst Pulse Width Slack (WPWS): 3.500 ns Total Negative Slack (TNS): 0.000 ns Total Hold Slack (THS): 0.000 ns Total Pulse Width Negative Slack (TPWS): 0.000 ns Number of Failing Endpoints: 0 Number of Failing Endpoints: 0 Number of Failing Endpoints: 0 Total Number of Endpoints: 67142 Total Number of Endpoints: 67142 Total Number of Endpoints: 22622 All user specified timing constraints are met.									

Hình 4.5: Kết quả timing summary (phần 1)

Tcl Console	Messages	Log	Reports	Intelligent Design Runs	Design Runs	DRC	Power	Timing	x
Q ≡ ⏏ ↺ ↻ 📄 ● Clock Summary General Information Timer Settings Design Timing Summary Clock Summary (2) Methodology Summary > Check Timing (0) > Intra-Clock Paths Inter-Clock Paths > Other Path Groups > User Ignored Paths Unconstrained Paths Name Waveform Period (ns) Frequency (MHz) clk_pl_0 {0.000 5.000} 10.000 100.000 clk_pl_1 {0.000 5.000} 10.000 100.000									

Hình 4.6: Kết quả timing summary (phần 2)


Để khái quát các thông số này, nhóm đề tài đã tổng kết thành bảng phân tích timing – Bảng 4.6.

Bảng 4. 6: Phân tích timing từ report trên Vivado

Thành phần	Giá trị	Kết quả
Clock Period	10 ns	100MHz
WNS (Worst Negative Slack)	1.195ns	Setup timing MET
WHS (Worst Hold Slack)	0.010ns	Hold Timing MET
WPWS (Worst Pulse Width Slack)	3.5ns	Pulse width MET
Failing Endpoints	0	Tất cả các path đạt timing
Total Endpoints Setup	67142	Setup Paths
Total Endpoints Hold	67142	Hold Paths

Từ Hình 4.6 và Bảng 4.6 có thể thấy được tất cả các yêu cầu về timing đều đạt tiêu chuẩn và không bị bất kỳ vi phạm timing nào (violate), vì vậy nền tảng FPGA KV 260 có thể đảm bảo các đường đi dây (Routing) đều ổn định, không có tắc nghẽn (congestion) hay bất lợi nào cho phần cứng cả.

Thứ ba, Report Power sẽ cho thấy được công suất tiêu thụ của phần cứng và điều kiện đo cụ thể, Hình 4.7 dưới đây là kết quả report power.



Hình 4.7: Kết quả đo công suất trên Viavdo

Để trực quan hơn, nhóm đã tổng kết lại thành bảng phân bố công suất của phần cứng IP ECG, các thông số tài nguyên phần cứng của đề tài được trình bày như trong Bảng 4.7.

Bảng 4. 7: Tổng hợp công suất của phần cứng IP ECG

Thành phần	Công suất (W)	Tỷ lệ
Total On-Chip Power	2.979	100%
Dynamic Power	2.677	90%
Static Power	0.302	10%
Clocks	0.060	2%
Signals	0.79	3%
Logic	0.085	3%
DSP	0.009	1%
BRAM	0.027	1%

PS	2.417	90%
PL	0.302	10%

Điều kiện đo:

- Junction Temperature: 31.9°C
- Thermal Margin: 53.1°C


Kết quả Power Report sau Implementation cho thấy tổng công suất tiêu thụ của thiết kế là 2.979 W. Trong đó, Dynamic Power chiếm 2.677 W, tương ứng khoảng 90% tổng công suất. Phần công suất động này chủ yếu đến từ hoạt động chuyển mạch của các khối trong hệ thống như PS, logic, signals và clock network.

Static Power đạt 0.302 W, chiếm khoảng 10% tổng công suất. Đây là công suất rò của FPGA khi thiết bị được cấp nguồn, ít phụ thuộc vào dữ liệu xử lý. Kết quả này cho thấy phần lớn công suất của hệ thống đến từ quá trình hoạt động động của mạch.

Tổng quan, mức công suất 2.979 W là hợp lý đối với thiết kế triển khai trên nền tảng KV260. Nếu xét riêng phía PL, tổng công suất ước lượng của phần cứng accelerator và fabric liên quan là khoảng 0,562 W. Kết quả này cho thấy phần IP tăng tốc trong PL có mức tiêu thụ công suất thấp hơn đáng kể so với tổng công suất toàn chip, trong khi phần PS chiếm tỷ trọng lớn do hệ thống vẫn sử dụng CPU để điều khiển, nạp dữ liệu và xử lý hậu kỳ.

4.5. KẾT QUẢ CHẠY THỰC TIỄN

Sau khi hoàn thành quá trình thiết kế, tổng hợp và triển khai phần cứng trên FPGA, hệ thống được kiểm thử thực tế trên kit phát triển Xilinx Kria KV260 Kit nhằm đánh giá khả năng hoạt động của bộ tăng tốc ECG trong môi trường thực tế. Quá trình kiểm thử bao gồm việc nạp file cấu hình phần cứng (.bit) lên FPGA, khởi chạy chương trình điều khiển trên bộ xử lý ARM tích hợp, thực hiện suy luận tín hiệu ECG bằng bộ tăng tốc phần cứng và hiển thị kết quả thông qua giao diện web. Việc triển khai thực tế giúp xác nhận tính đúng đắn của toàn bộ hệ thống từ phần mềm, phần cứng cho đến giao diện người dùng. Quá trình triển khai tổng quan toàn bộ hệ thống được trình bày trong lưu đồ Hình 4.8.



Hình 4.8: Lưu đồ quá trình triển khai và chạy thực tiễn hệ thống trên KV260

Theo lưu đồ Hình 4.8, đầu tiên file cấu hình phần cứng (.bit) được nạp lên FPGA để khởi tạo bộ tăng tốc ECG. Tiếp theo, chương trình điều khiển webbackend_HDH.c được biên dịch và thực thi trên bộ xử lý ARM. Trong trường hợp quá trình biên dịch phát sinh lỗi, hệ thống sẽ quay lại bước biên dịch cho đến khi thành công. Sau đó, các tệp dữ liệu ECG, trọng số mạng và các vùng bộ nhớ RAM cần thiết được nạp vào hệ thống.

Khi chương trình điều khiển đã sẵn sàng, giao diện web index.html được mở và thiết lập kết nối với chương trình backend thông qua giao thức WebSocket. Nếu kết nối chưa thành công, hệ thống sẽ thực hiện kết nối lại. Sau khi kết nối được thiết lập, dữ liệu ECG được gửi đến bộ tăng tốc FPGA để thực hiện suy luận. Kết quả phân loại sau đó được backend xử lý và truyền lên giao diện web để hiển thị. Người dùng có thể quan sát trực tiếp dạng sóng ECG, nhận phân loại tương ứng và các thông tin đánh giá độ chính xác của hệ thống.

Kết quả thực nghiệm cho thấy hệ thống hoạt động ổn định trên nền tảng KV260, toàn bộ chuỗi xử lý từ thu nhận dữ liệu, suy luận trên FPGA đến hiển thị kết quả

trên giao diện web được thực hiện thành công. Điều này chứng minh tính khả thi của kiến trúc phần cứng được đề xuất cũng như khả năng ứng dụng trong các hệ thống hỗ trợ chẩn đoán điện tâm đồ thời gian thực. Để có thể quan sát kết quả phân loại một cách trực quan thì nhóm đã thiết kế ra một giao diện hiển thị bằng HTML như trong Hình 4.9.



Hình 4.9: Giao diện hiển thị kết quả phân loại ECG trên nền tảng web

Hình 4.9 thể hiện giao diện đơn giản hiển thị sóng ECG và các thông tin cần thiết như địa chỉ IP của board, trạng thái kết nối, độ chính xác (accuracy), các class phân loại, Ground True và số mẫu hiện tại mô hình đang dự đoán.

4.6. TỔNG KẾT

Thông qua các dẫn chứng đánh giá trên, nhóm đã tóm tắt những đánh giá chính về mặt quan trọng của phần cứng thông qua các khía cạnh dưới đây.

Về chức năng:

- Nhóm đã gen ra file .bit và thực thi trực tiếp trên phần cứng KV260 đạt accuracy 93.98% test trên 15000 mẫu.
- Testbench phần tử cơ bản là ALU đạt 100% PASS testcase.

- Testbench mô hình tổng quan 1D_CNN phần cứng so sánh với Golden model C code khá tương đồng, chênh lệch có thể chấp nhận được.

Về hiệu năng:

- Mô hình đạt accuracy 93.98% với toàn bộ thời gian thực thi là 12.702s cho 15000 mẫu, mỗi mẫu mất 0.737ms thời gian thực thi, có thể thực thi 1356.1 mẫu trên mỗi giây.
- Phần cứng chạy với tần số 100Mhz (chu kỳ 10ns).

Về tài nguyên phần cứng:

- Phần cứng sử dụng ~25.73% LUT và ~8% FF của board KV260.
- Timing đạt 100Mhz và slack dương, không vi phạm timing path.
- Tổng công suất là 3.021W.

Để người đọc có thể hiểu tổng quan hơn về các thông số tài nguyên của đề tài này, nhóm đã tổng hợp bảng so sánh cùng với các công trình nghiên cứu liên quan nhưng cùng một model phần mềm là 1D-CNN và được trình bày trong Bảng 4.8.

Bảng 4. 8: So sánh kiến trúc phần cứng 1D-CNN InceptionNet dựa trên FPGA cho phân loại ECG

Refere- nce	[19]	[12]	[20]	[21]	[22]	[23]	[24]	[14]	Đề tài này
Model	1-D CNN	1-D CN N	1-D CN N	1-D CNN	1-D CNN	1-D CNN	1-D CN N	1-D CNN	1-D CNN
Dataset	MIT- BIH	MIT -BIH	MIT -BIH	CinC	Chap man	MIT- BIH	MIT -BIH	MIT- BIH	MIT -BIH
Applica t-ion	ECG beat	ECG beat	ECG beat	ECG rhyth m	ECG rhyth m	ECG beat	ECG beat	ECG beat	ECG beat
FPGA	Artix -7	ZC7 06	ZC7 06	ZCU1 06	Cyclo ne V	PYN Q-Z2	ZC7 02	ZCU1 02	KV2 60

Clock (MHz)	25.5	200	200	100	50	10	150	250	100
Parameter	9385	11065	11065	-	-	-	-	6457	6457
Precision	22-bit Fixed	16-bit Fixed	16-bit Fixed	16-bit Fixed	8-bit Fixed	8-bit Fixed	16-bit Fixed	16-bit Fixed	16-bit Fixed
LUT	128960	1538	2510	184450	33870	10870	19700	24685	30139
BRAM	16.5	12	12	251	1	2	44	4.5	85
DSP	121	96	96	0	44	53	73	40	80
eLUT	175776	33346	38798	381234	46974	27278	74636	39413	119179

Dựa theo Bảng 4.8 ta có thể thấy thông số đánh giá mới đó là eLUT, eLUT là chỉ số diện tích phần cứng tương đương, được sử dụng để quy đổi các tài nguyên khác nhau của FPGA như LUT, DSP và BRAM về cùng một đơn vị LUT. Chỉ số này giúp việc so sánh diện tích giữa các thiết kế công bằng hơn, đặc biệt trong trường hợp một kiến trúc sử dụng nhiều DSP hoặc BRAM để giảm LUT. eLUT được tính theo [14] có công thức là:

$$eLUT = LUT + DSP \times 280 + BRAM \times 78 \quad (4.1)$$

So với các công trình tham khảo, thiết kế của đề tài sử dụng cùng độ chính xác dữ liệu 16-bit Fixed và có số tham số mô hình 6.457, tương đương kiến trúc tham khảo [14]. Do mở rộng kiến trúc sang Dual PEA và sử dụng DSP cho phép MAC, tài nguyên LUT, DSP, BRAM và eLUT của đề tài tăng lên so với [14]. Tuy nhiên, mức tăng tài nguyên này là hợp lý vì thiết kế hướng đến tăng mức độ song song và cải thiện hiệu năng suy luận trên nền tảng KV260.

Từ các kết quả đánh giá, có thể thấy thiết kế đã đáp ứng tốt các yêu cầu đặt ra về chức năng, hiệu năng và khả năng triển khai phần cứng. Hệ thống hoạt động đúng trên cả mô phỏng testbench và khi thực thi trên board KV260, cho thấy thiết

kế có độ tin cậy nhất định. Các sai lệch nhỏ trong quá trình so sánh với mô hình tham chiếu nằm trong phạm vi chấp nhận được do đặc điểm chuyển đổi và biểu diễn dữ liệu trên phần cứng. Về tổng thể, thiết kế đạt timing, sử dụng tài nguyên hợp lý và vẫn còn khả năng mở rộng hoặc tối ưu thêm trong các phiên bản phát triển tiếp theo.

CHƯƠNG 5: KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN

5.1. KẾT LUẬN

Sau quá trình nghiên cứu và triển khai đề tài “Thiết kế và tối ưu hóa bộ tính toán 1D-CNN InceptionNet cho phân loại tín hiệu điện tâm đồ”, nhóm nghiên cứu đã đáp ứng đầy đủ các yêu cầu để xây dựng một gia tốc tính toán xử lý AI hoàn chỉnh, hoạt động chính xác và đạt hiệu năng cao. Các chức năng đã được đặt ra từ ban đầu đều đã thực hiện tốt sau quá trình thực nghiệm kết quả và đánh giá, nhóm nhận thấy ưu và nhược điểm của hệ thống đã hoạt động như sau:

Ưu điểm:

- Tối ưu số lượng tham số lớn: Mô hình AI sử dụng các khối Inception 1-D song song thay vì các lớp tích chập tuần tự truyền thống. Kỹ thuật này giúp mô hình đạt được số lượng tham số cực nhỏ (6.457 tham số). Việc cắt giảm tham số trực tiếp từ kiến trúc mạng giúp giảm trực tiếp dung lượng bộ nhớ lưu trữ trọng số (weight memory) trên chip, giải phóng đáng kể diện tích lưu trữ khi triển khai trên FPGA.
- Trích chọn đặc trưng đa quy mô hiệu quả: Trong mỗi khối Inception, tín hiệu ECG được xử lý song song qua các kênh (channel) có kích thước nhân (kernel size) khác nhau ($J = 1, 3, 5, 7$). Việc này cho phép mô hình nhận diện được cả các tín hiệu tần số cao, phạm vi ngắn (như đỉnh nhọn sóng R) lẫn các đặc trưng có phạm vi dài hơn (như khoảng QT hoặc sóng P/T), giúp giải quyết nhược điểm các mạng CNN thông thường vốn có cấu trúc cố định và kích thước nhân đơn lẻ.
- Cơ chế điều phối bộ nhớ: Khi xử lý các lớp tích chập kích thước nhỏ như 1×1 ($J=1$), các kiến trúc thông thường rất dễ bị nghẽn mạch do không thể tái sử dụng pixel dữ liệu. Khối điều phối dữ liệu SBA trong RTL phân phối dữ liệu đầu vào theo cơ chế vòng tròn (round-robin). Cơ chế này cho phép cả m PE cùng lúc đọc m pixel từ bộ nhớ nội bộ một cách đồng thời, đảm bảo thông lượng tính toán tối đa mà không gây nghẽn

bảng thông đọc dữ liệu.

- Tăng cường tính cục bộ dữ liệu thông qua 4 bộ nhớ LDM: Mỗi phân tử xử lý (PE) trong nghiên cứu được tích hợp trực tiếp 4 bộ nhớ dữ liệu cục bộ (LDMs) riêng biệt chạy song song bên cạnh khối ALU. Một LDM được dành riêng cho các kết nối phần dư (Residual connections) để lưu trữ đồng thời dữ liệu đầu vào và kết quả đầu ra. Ba LDM còn lại hỗ trợ lưu trữ trung gian cho các nhánh tích chập song song khác nhau của khối Inception. Thiết kế RTL này giảm thiểu tối đa việc phải liên tục truy xuất hay ghi đè dữ liệu ra bộ nhớ ngoài (DDRAM), giúp tiết kiệm năng lượng và tăng tốc độ xử lý một cách tối ưu.

Nhược điểm:

- Giới hạn ở bài toán phân loại nhịp đơn lẻ: Đề tài tập trung giải quyết bài toán phân loại từng nhịp tim đơn lẻ (beat classification) dựa trên các đoạn tín hiệu ngắn cắt quanh đỉnh R-peak (gồm 5 loại nhịp: Bình thường, ngoại tâm thu thất, ngoại tâm thu trên thất, nhịp hợp nhất, nhịp chưa phân loại). Trong thực tế lâm sàng, các bệnh lý tim mạch nguy hiểm thường biểu hiện qua cấu trúc chuỗi nhịp dài theo thời gian, gọi là phân loại nhịp điệu (ECG Rhythm Classification - như rung nhĩ AF, cuồng nhĩ, tim đập nhanh kịch phát). Để làm được điều đó, hệ thống sẽ cần số lượng bộ nhớ đệm (Buffer) hơn rất nhiều để lưu trữ dữ liệu thời gian liên tục.
- Mô hình xử lý dữ liệu đã được chuẩn hóa: việc sử dụng bộ dữ liệu MIT-BIH cho phân loại nhịp tim giúp mô hình 1D-CNN hoạt động ổn định nhưng chưa đánh giá tổng quan được dữ liệu ECG vốn có độ phức tạp (nhiều, dài, bất thường) và dữ liệu thời gian thực (realtime).
- Kiến trúc phần cứng tăng độ phức tạp RTL khi mở rộng mô hình: Bộ điều phối dữ liệu (SBA) sử dụng các mạch đa hợp (MUX) 8:1 để cấp dữ liệu động dựa trên việc giới hạn kích thước nhân tích chập tối đa là $J=7$. Nếu trong tương lai, mô hình phần mềm cần cải tiến để nhận diện các đặc trưng dài rộng hơn bằng cách tăng kích thước nhân ($J=9, 11, 15$),

cấu trúc phần cứng sẽ không còn phù hợp. Khi thiết kế lại tầng logic RTL, cascaded (xếp tầng) nhiều bộ MUX lại với nhau. Điều này làm tăng độ phức tạp của đường chạy tới hạn (Critical Path), dễ gây sụt giảm tần số hoạt động của toàn hệ thống

- Lãng phí tài nguyên tính toán tại các lớp không phải tích chập: Khối ALU trong mỗi PE của đề tài được thiết kế theo dạng cấu hình đa năng (Configurable ALU), tích hợp cả bộ nhân chập (Unified MAC/ADD) lẫn bộ so sánh dùng cho Max Pooling. Mặc dù mang lại tính linh hoạt, thiết kế này lại gây ra sự lãng phí tài nguyên logic lớn trên FPGA. Khi mạng vật lý chuyển sang thực thi lớp Max Pooling hoặc lớp Cộng phần dư (Addition Layer), toàn bộ bộ nhân (Multipliers/DSP) bên trong ALU sẽ rơi vào trạng thái rảnh rỗi (idle) nhưng vẫn tiêu tốn tài nguyên diện tích cố định. Sự thiếu chuyên biệt hóa này khiến mật độ hiệu suất trên diện tích (GOPs/Slice) của khối ALU chưa đạt mức tối ưu tuyệt đối.
- Hạn chế về khả năng tự động xử lý nhiễu động: Kiến trúc RTL của accelerator hoàn toàn không tích hợp bất kỳ một khối phần cứng chuyên dụng nào (như các bộ lọc FIR/IIR số) để làm sạch dữ liệu thô (raw data) trước khi đưa vào PEA. Đề tài đang giả định rằng dữ liệu đầu vào đã được làm sạch sẵn bằng phần mềm hoặc bộ lọc ngoài. Trong một kịch bản chẩn đoán real-time thực tế trên thiết bị đeo, việc thiếu khối tiền xử lý nhiễu bằng phần cứng sẽ ép buộc CPU hoặc mô hình CNN phải tự gánh vác phần toán học lọc nhiễu này, điều này có thể làm giảm độ chính xác thực tế của mô hình khi gặp nhiễu nặng.

5.2. HƯỚNG PHÁT TRIỂN

Mặc dù nhóm nghiên cứu đã đạt được thành công ban đầu, để hệ thống trở thành một giải pháp toàn diện và hiệu quả cho quy trình tiếp theo trong thiết kế chip ASIC, chúng ta có thể tập trung vào các hướng phát triển sau:

- Cải tiến quantization lên Int8/Int4: chuyển đổi mô hình 1D-CNN InceptionNet sang định dạng 8-bit integer hoặc mixed-precision (Int8/Int4) bằng phương pháp quantization. Từ đó thu nhỏ độ rộng bus

dữ liệu trong khối điều phối dữ liệu SBA từ 16-bit fixed point xuống còn 8-bit, giúp giảm băng thông trong thiết kế RTL. Ngoài ra, với khối ALU, một bộ nhân DSP 18x25-bit trên FPGA có thể cấu hình để chạy hai phép nhân 8-bit cùng lúc, giúp nhân đôi thông lượng tính toán (GOP/s) mà không tốn thêm DSP.

- Áp dụng cơ chế dịch bit toán học: ép kiểu các trọng số mạng về dạng lũy thừa cơ số 2 (2^n) trong quá trình định lượng hóa. Kỹ thuật tối ưu này giúp loại bỏ các bộ nhân DSP trong ALU. Phép tính nhân lúc này được thay thế bằng các bộ dịch bit logic (bit shifter) và bộ cộng giúp giảm chỉ số ADP (area-delay product) và công suất tiêu thụ giảm, phù hợp cho triển khai trên thiết bị biên vốn xử lý nhiều tác vụ.
- Mở rộng kiến trúc phần cứng xử lý bài toán Phân loại nhịp điệu: Tích hợp thêm các khối lưu trữ hoặc cơ chế cửa sổ trượt (sliding window) để xử lý luồng dữ liệu ECG liên tục. Thiết kế thêm kiến trúc bộ đệm phân cấp (hierarchical buffer) và cơ chế Ping-Pong nâng cao cho bộ nhớ nội bộ LDM.
- Tích hợp cảm biến chẩn đoán từ dữ liệu realtime: tích hợp các cảm biến ECG vào hệ thống giúp đánh giá khách quan và chính xác hiệu quả của mô hình phân loại 1D-CNN trong thực tế. Để chẩn đoán real-time trực tiếp từ da người bệnh cần thiết kế cụm đệm Double-Buffering (Ping-Pong Buffer) ngay trước khối SBA.
- Mở rộng cho các bệnh lý và các tín hiệu y sinh khác: Một là chẩn đoán động kinh qua Điện não đồ. module inception với các nhân 1x1, 3x1, 5x1, 7x1 của bài báo cực kỳ phù hợp để bắt các dải tần số sóng não khác nhau này. Mạng PEA linh hoạt xử lý được tính chất đa kênh của EEG bằng cách ánh xạ các kênh đầu vào thành biến K trong cấu trúc toán học của mạng. Hai là phân tích hành vi và phục hồi chức năng qua Điện cơ đồ (EMG - Electromyogram). Tín hiệu EMG đo dòng điện cơ bắp khi vận động, dùng cho các chi giả thông minh (Prosthetics) hoặc robot hỗ trợ phục hồi chức năng. Hệ thống cần nhận diện người bệnh muốn nắm

tay, xoay cổ tay... trong thời gian thực để điều khiển mô-tơ. Cần tối ưu một mô hình CNN có thời gian suy luận dựa trên bộ accelerator cực nhanh đáp ứng yêu cầu về độ trễ hệ thống dưới 50ms trong điều khiển robot sinh học.

- Đưa thiết kế xuống mức backend: sử dụng các công cụ open source (ví dụ như Open Lane) cho thiết kế layout và tạo ra GDSII.

Những hướng phát triển này sẽ giúp hệ thống không chỉ hoàn thiện về mặt kỹ thuật quy trình thiết kế SoC mà còn là tiền đề cho tham khảo thiết kế backend và kiểm thử chức năng chip ASIC, cụ thể là chip AI accelerator ứng dụng trên những thiết bị đeo hay thiết bị biên giới hạn về tài nguyên phần cứng, là giải pháp tối ưu cho các hệ thống.

PHỤ LỤC

Nhằm tạo điều kiện thuận lợi cho việc truy cập và theo dõi, toàn bộ mã nguồn liên quan đến đề tài được biên soạn và công khai trên nền tảng quản lý mã nguồn trực tuyến với đường dẫn: https://github.com/HoangDuyHuong/Dual_PE_ECG

TÀI LIỆU THAM KHẢO

- [1] World Health Organization, "Cardiovascular diseases," WHO Health Topics. [Online]. Available: <https://www.who.int/health-topics/cardiovascular-diseases>
- [2] Neri L, Oberdier MT, van Abeelen KCJ, Menghini L, Tumarkin E, Tripathi H, Jaipalli S, Orro A, Paolocci N, Gallelli I, Dall'Olio M, Beker A, Carrick RT, Borghi C, Halperin HR, "Electrocardiogram Monitoring Wearable Devices and Artificial-Intelligence-Enabled Diagnostic Capabilities: A Review," *Sensors (Basel)*. 2023 May 16;23(10):4805.
- [3] A. Shawahna, S. M. Sait and A. El-Maleh, "FPGA-Based Accelerators of Deep Learning Networks for Learning and Classification: A Review," in *IEEE Access*, vol. 7, pp. 7823-7859, 2019.
- [4] M. B. Yilmaz and H. Gunes, "The ever-growing burden of cardiovascular disease," in *Epigenetics in Cardiovascular Disease*. Elsevier, 2021, pp. 3–17.
- [5] Nobel Prize Outreach AB, "The Nobel Prize in Physiology or Medicine 1924 – Willem Einthoven." 1924 [Online]. Available: <https://www.nobelprize.org/prizes/medicine/1924/einthoven/facts/>
- [6] J. G. Webster and Amit J. Nimunkar, "Medical Instrumentation: Application and Design," 4th ed. Hoboken, NJ, USA: Wiley, 2010.
- [7] A. C. Guyton and J. E. Hall, "Textbook of Medical Physiology," 14th ed. Philadelphia, PA, USA: Elsevier, 2021.
- [8] H. I. Fawaz, B. Lucas, G. Forestier, C. Pelletier, D. F. Schmidt, J. Weber, G. I. Webb, L. Idoumghar, P.-A. Muller, and F. Petitjean, "InceptionTime: Finding AlexNet for Time Series Classification," arXiv preprint arXiv:1909.04939, Sep. 2019.
- [9] R. Mark and G. Moody, "MIT-BIH Arrhythmia Database Directory," [Online]. Available: <https://physionet.org/content/mitdb/1.0.0/>
- [10] L. Gong, C. Wang, X. Li, H. Chen, and X. Zhou, "MALOC: A fully pipelined FPGA accelerator for convolutional neural networks with all layers mapped on chip," *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, vol. 37, no. 11, pp. 2601-2612, 2018.

- [11] M. Carreras, G. Deriu, L. Raffo, L. Benini, and P. Meloni, "Optimizing temporal convolutional network inference on FPGA-based accelerators," *IEEE Journal on Emerging and Selected Topics in Circuits and Systems*, vol. 10, no. 3, pp. 348-361, 2020.
- [12] J. Lu, D. Liu, Z. Liu, X. Cheng, L. Wei, C. Zhang, X. Zou, and B. Liu, "Efficient hardware architecture of convolutional neural network for ECG classification in wearable healthcare device," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 68, no. 7, pp. 2976-2985, 2021.
- [13] J. Lu, D. Liu, X. Cheng, L. Wei, A. Hu, and X. Zou, "An efficient unstructured sparse convolutional neural network accelerator for wearable ECG classification device," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 69, no. 11, pp. 4572-4582, 2022.
- [14] H. Luan Pham, T. D. Tran, V. Trung Duong Le and Y. Nakashima, "MINA: A Hardware-Efficient and Flexible Mini-InceptionNet Accelerator for ECG Classification in Wearable Devices," in *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. 72, no. 6, pp. 2740-2753, 2025.
- [15] R. R. Schaller, "Moore's law: past, present, and future," *IEEE Spectrum*, vol. 34, no. 6, pp. 52-59, 1997.
- [16] G. B. Moody and R. G. Mark, "The impact of the mit-bih arrhythmia database," *IEEE engineering in medicine and biology magazine*, vol. 20, no. 3, pp. 45-50, 2001.
- [17] S. Kiranyaz, T. Ince, O. Abdeljaber, O. Avci and M. Gabbouj, "1-D Convolutional Neural Networks for Signal Processing Applications," *ICASSP 2019 - 2019 IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP)*, Brighton, UK, 2019.
- [18] K. Guo et al., "Angel-Eye: A complete design flow for mapping CNN onto embedded FPGA," *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, vol. 37, no. 1, pp. 35-47, 2017.
- [19] A. F. Jaramillo-Rueda, L. Y. Vargas-Pacheco, and C. A. Fajardo, "A computational architecture for inference of a quantized-cnn for detecting atrial

fibrillation,” *Ingenieria y Ciencias*, 2020.

[20] L. Wei, D. Liu, J. Lu, L. Zhu, and X. Cheng, “A low-cost hardware architecture of convolutional neural network for ecg classification,” in *2021 9th IEEE International Symposium on Next Generation Electronics (ISNE)*, 2021, pp. 1–4.

[21] V. Rawal, P. Prajapati, and A. Darji, “Hardware implementation of 1d cnn architecture for ecg arrhythmia classification,” *Biomedical Signal Processing and Control*, vol. 85, p. 104865, 2023.

[22] W. Liu, Q. Guo, S. Chen, S. Chang, H. Wang et al., “A fully-mapped and energy-efficient fpga accelerator for dual-function ai-based analysis of ecg,” *Frontiers in Physiology*, vol. 14, p. 1079503, 2023.

[23] C. Zhang, J. Li, P. Guo, Q. Li et al., “A configurable hardware-efficient ecg classification inference engine based on cnn for mobile healthcare applications,” *Microelectronics Journal*, vol. 141, p. 105969, 2023.

[24] M. Akshayraj, M. R. PC, V. P. Gopi, G. Lakshminarayanan, G. Gangadharan, and J. U. Kidav, “Energy efficient hardware design for cnn-based ecg signal classification in wearable bio-medical devices,” in *2024 28th International Symposium on VLSI Design and Test (VDATE)*. IEEE, 2024, pp. 1–7.